# パルス波高値計測回路の製作

# 吉田久史、○豊田朋範

自然科学研究機構 分子科学研究所 装置開発室

### 概要

分子科学研究所の極端紫外光実験施設(UVSOR)の自由電子レーザー(FEL: Free Electron Laser)実験において、 FEL 強度モニターからの信号の波高値を計測する装置が必要になった。信号の波高値は最終的に TDC(Time to Digital Converter)によりパソコンに取り込むため、製作する計測装置には波高値の検出と同時にその値に比例 したインターバルを持つ2つのパルスを出力する機能が必要となった。我々は、40MSPSの12bitA/D変換器 と Xilinx の CPLD を使用して、それらの機能を順次実行する計測装置を製作した。本報告では回路ブロック の機能とハードウェア記述言語による構築、並びにシミュレーションによる動作検証手法等について報告す る。

1 計測装置の構成

本装置の回路構成を図1に示す。CPLDで構築したのは図1における青色の部分である。CPLDで構築した 理由は、(1)40MHzの高速クロックに同期したシーケンス動作を実現する(2)NIM1 巾モジュールという限られ たスペースに実装する-の2つが挙げられる。シーケンス動作については別記事で詳述されているので、こ こでは割愛する。



図1. パルス波高値計測回路のブロック図

**CPLD** の機能を構築するには、ハードウェア記述言語が用いられ る。今回は筆者が何度か製作経験を有する<sup>[1]</sup>Xilinx 社の IDE(統合開 発環境)である ISE Webpack と、XC95144XL-10TQ144<sup>[2]</sup>を搭載した カメレオン USB 基板<sup>[3]</sup>(図 2)を用いた。ハードウェア記述言語は VHDL を選択した。



# 2 VHDLによるディジタル回路構築

2.1 マグニチュード・コンパレータ

図 2. カメレオン USB

12bitA/D 変換器 AD9235<sup>[4]</sup>は、40MHz のシステムクロックに同期して、12bit ディジタルデータを逐次出力 する。図 1 上段のコンパレータ(コンパレータ 1)は、この 12bit ディジタルデータ B とスイッチで設定するし きい値 A を比較して、A<B の時出力を"1"にする。図 1 下段のコンパレータ(コンパレータ 2)は、ラッチされ たデータ A と 12bit ディジタルデータ B を比較して、A<B であれば出力を"1"にする。いずれのコンパレー タもシステムクロック CK の立ち下がりで比較判定する。また、INH 入力が"1"だと比較動作を停止して出力 を保持する。

コンパレータ1のVHDLソースを図3 に示す。比較演算のために2つの入力を bit列から Integer に変換する(241-246行)。 クロックもしくは INH の変化で駆動す る process 構文(250-265 行)では、INH が"1"であれば直前の出力を保持する (252-255 行)。INH が"0"であれば、クロ ックの立ち下がりで比較演算を行う。し きい値より 12bit ディジタルデータが大 きければ出力を"1"にして、小さけれ ば"0"にする。それ以外では出力を"0"に する(257-263 行)。

2.2 12bit プリセッタブル・ダウンカウンタ

TDC に接続する出力パルスのイン ターバルを生成する 12bit プリセッタ ブル・ダウンカウンタは、ロード入力 LD が"0"の時に 12bit ラッチデータ Data をプリセット値とする。イネー ブル入力 ENB が"1"であればクロッ ク CK の立ち上がりでダウンカウン トする。カウント値が 0 になるとキャ リー出力 RC を"0"にする。

12bit プリセッタブル・ダウンカウ ンタの VHDL ソースを図 4 に示す。



図 3. コンパレータ1の VHDL ソース



図 4.12bit プリセッタブル・ダウンカウンタの VHDL ソース

後述の分周器で分周されたシステムクロックかロード入力かイネーブル入力のいずれかの変化で駆動する process 構文(217-225 行)では、ロード入力が"0"であればパルス波高値をプリセット値としてロードする。イ ネーブル入力が"1"の時、クロックの立ち上がりで1つダウンカウントする。カウンタの値の変化で駆動する process 構文(228-234 行)では、カウンタの値が0且つイネーブル入力が"1"の時にキャリー出力を"0"に、その 他の状態では"1"にする。

#### 2.3 分周器(Divider)

12bit プリセッタブル・ダウンカウンタに供給するクロックを生成する分周器は、入力されるシステムクロ ック CK を 1/1、1/2、1/4、1/8 分周し、

外部スイッチで選択した分周値のク ロックを出力する。

分周器の VHDL ソースを図 5 に示 す。システムクロックと 4bit 分周値 入力で駆動する process 構文において、 システムクロックの立ち上がりで 1 つアップカウントする 4bit カウンタ を構成する(169~176 行)。また、4bit 分周値入力の値に応じて、出力をシ ステムクロックもしくは 4bit カウン タのいずれかの bit に接続するセレク タ回路を構成する(179-191 行)。

分周値入力が想定する 4 つ以外の 場合、出力が不定になる恐れがある。 それを回避するため、セレクタ回路 で 現 在 の 分 周 値 を 示 す フ ラ グ int\_flagdiv を設定しておく。分周値入 力が想定以外の値では、int\_flagdiv の 値に応じて出力をシステムクロック もしくは 4bit カウンタのいずれかの bit に接続する(192-203 行)。

166 ---\* --\_dbit\_Selectable\_Divider\_--4 --\_Dividing\_section\_--4 process\_(clk,div\_selin)\_begin4 > if\_(clk'event\_and\_clk\_=\_'1')\_then4 > if\_(int\_divent\_=\_'1111'')\_then4 > ) int\_divent\_<=\_'0000'';4 167 168 169 170 171 172 173 174 else€ int\_divent\_<=\_int\_divent\_+\_ '1 ';4 175 176 177 end\_if; end if;↩ 4 Seleting (pre)output section case (div\_selin) is ، when "1110" => ب 178 179 180 ت tivout\_<=\_clk:ط ایرt\_flagdiv\_<=\_0;- --\_Select\_'clk'(1/1\_dividing)ط ایرt\_flagdiv\_<=\_0;-181 182 > pre\_divout\_<=\_int\_divcnt(0); + > int\_flagdiv\_<=\_1; > --\_Select\_1/2\_dividing+ when\_"1011"\_=>+ 183 184 18F 186 pre\_divout\_<=\_int\_divent(1);4 int\_flagdiv\_<=\_2;5 --\_Select\_1/4\_dividing4 n\_"0111"\_=>4 187188 189when 190 --\_Select\_1/8\_dividing4 191 192 case\_(int\_flagdiv)\_is+ > when\_0\_> 193194pre\_divout\_<=\_clk;4 195 , pre\_divout<=\_int\_divcnt(0); when\_2\_=>d 196 197> pre\_divout\_<=\_int\_divcnt(1);4
when\_3\_=>4 198199200 201 pre\_divout\_<=\_int\_divcnt(2);4 201 > 202 > 203 > 204 > 205 + 206 > 207 > end case; int\_flagdiv\_<=\_int\_flagdiv;4 end case; < end\_process; ~ \*\*\*\*

図 5.分周器の VHDL ソース

3 シミュレータによるディジタル回路の動作検証

試作したカメレオン USB(CPLD)の動作検証では、ファンクション・ジェネレータや外部スイッチ回路を基 板に接続し、入力条件を変化させてその応答を観測する手法を取る。ハードウェア記述言語で構成したディ ジタル回路はソースの変更で容易に回路構成を変更できるが、そのたびに前述の手法で動作検証を繰り返す のは非効率的である。また、観測したい信号線はすべて CPLD の I/O ピンを通して外部に引き出す必要があ る。今回は従来の手法に加えて、シミュレーションによるパソコン上での動作検証を行った。 シミュレータには、Xilinx 社から無償提供されて いる ModelSim(図 6)<sup>[5]</sup>を用いた。電子回路シミュレ ータでは Spice が有名であるが、ModelSim も回路 に入力する信号を定義してその出力を検証するツ ールである。Spice では回路構成を示すファイルで あるネットリストをテキストエディタや回路図エ ディタで作成するのに対し、ModelSim は入力信号 を定義するテストベンチと称するテキストファイ ルと、同じくテキストファイルである検証対象の VHDL(もしくは Verilog-HDL)ソースを使用する。

今回製作したマグニチュード・コンパレータにつ いてのテストベンチを図7に示す。テストベンチは



図 6. ディジタル回路シミュレータ ModelSim

VHDL もしくは Verilog-HDL の文法を使用する。図9は VHDL の文法を使用したもので、まずライブラリを 読み込み(6-9行)、回路モジュールを定義する(12-17行)。続いて回路モジュールの入出力を定義して(21-27行)、 内部信号の定義や(29-32行)信号の振る舞い(45行-)を記述する。

図 7 のテストベンチをシミュレーションした結果を図 8-1 と 8-2 に示す。波 形は上から順にシステムクロック、出 カ、データ入力 A、データ入力 B であ る。A>B が成立する時、システムクロ ックの立ち下がりで出力が"1"になり、 システムクロックの次の立ち上がり で"0"になる出力が得られている。この ように、テストベンチを使用すること で、あたかも各種外部入力を接続して ロジックアナライザを使用しているよ うに回路の入出力を表示・検証できる。



図7.マグニチュード・コンパレータのテストベンチ

📰 wave – default	
<u>Eile E</u> dit <u>V</u> iew <u>A</u> dd F <u>o</u> rmat <u>T</u> ools <u>W</u> indow	
D•20 🖬 🗇 🚳   🐒 🖻 🛍 😂 😂   🛤	। 🗄 🕼 🕼 🕅 🚺 🕇 ← → । 🖬 🛛 100 ps 🖞 및 및 및 웹 (円 円 円 円 図 및 및 例 🖉 💾 본 노 노 포 포 포 포 포 포 포 포 포 포 포 포 포 포 포 포 포
- 🕫 🧐 🥥 🖡   💽 🚉   👪 🗲   🤅	
Messages	
/comparator_sim/cclk 0	ا • كار ومن الكار ومن
/comparator_sim/ou 1	
	001111 /00001110 /0001000 /0000110
Now 3035030 ns	s 20 ns 40 ns 60 ns 80 ns 100 ns 120 ns 140 ns
0 ps to 155128 ps Now: 3,035,03	10 ss. belka: 2 00001110





図 8-2. ModelSim でのシミュレーションの様子(2)

### 4 総括

CPLDを用いることで、標準ロジック IC では実現が難しい特別な機能を有するディジタル回路を VHDL に より柔軟に構築できた。また、シミュレーションを導入することで動作検証をより効率的に行えた。

複数の回路ブロックを同時に駆動させたため、ある回路ブロックの出力論理のミスが回路全体に波及して 動作に支障をきたす事態に遭遇した。複数の回路ブロックを正確に動作させるためには、ソースの一部を修 正するにしても常に回路全体の動作を俯瞰する必要性があると実感した。

## 参考文献

- [1] 豊田朋範、河本充司、"USB 接続 NMR 用高速高分解能データロガーの開発"、平成 20 年度京都大学総 合技術研究会報告集第一分冊、平成 20 年 3 月、p190-191
- [2] XC95144XL Data Sheet, Xilinx Inc.
- [3] http://optimize.ath.cx/cusb/index.html
- [4] AD9235 Data Sheet, Analog Devices Inc.
- [5] 芹井滋喜、黒毛利 学、"はじめよう!ディジタル回路シミュレーション"、トランジスタ技術 2003 年 5
   月号別冊付録、平成 15 年 5 月