(11) 特許出願公開番号

(12) 公開特許公報(A)

(19) 日本国特許庁(JP)

特開2014-204009

(P2014-204009A)

(43) 公開日 平成26年10月27日 (2014. 10. 27)

(51) Int.Cl.			FΙ			テーマコード (参考)
HO1L	27/146	(2006.01)	HO1L	27/14	А	4M118
H01L	27/144	(2006.01)	HO1L	27/14	К	5CO24
HO1L	31/08	(2006.01)	HO1L	31/00	А	5F088
HO4N	5/32	(2006.01)	H O 4 N	5/32		

		審査請求	未請求 請求項の数 11 OL (全 17 頁)
(21) 出願番号 (22) 出願日	特願2013-79859 (P2013-79859) 巫成25年4月5日 (2013-4-5)	(71) 出願人	, 308033711 ラピスセミコンダクタ株式会社
	Г <i>у</i> део — 17,10 ц (2010, 1, 0)		神奈川県横浜市港北区新横浜二丁目4番地
		(71) 出願人	. 504151365
			大学共同利用機関法人 高エネルギー加速
			器研究機構
			茨城県つくば市大穂1番地1
		(74)代理人	, 100079049
			弁理士 中島 淳
		(74)代理人	. 100084995
			弁 理士 加藤 和詳
		(74)代理人	. 100099025
			弁理士 福田 浩志
			最終頁に続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】半導体層同士の電気的な分離を確保しつつ、耐 圧の低下が抑制された半導体装置およびその製造方法を 提供する。

【解決手段】第2の半導体層15とP型の半導体領域2 31を具備するフォトダイオード30、MOSトランジ スタ40が形成されたP型の第1の半導体層11、第2 の半導体層15と第1の半導体層11との間に設けられ た第3の半導体層13、第2の半導体層15と第3の半 導体層13との間に設けられた埋め込み酸化膜14、及 び第3の半導体層13と第1の半導体層11との間に設 けられた埋め込み酸化膜12を含むセンサ部70と、第 2の半導体層15の主面に形成されたP型の半導体領域 232およびN型の取り出し領域233、P型の半導体 領域232とN型の取り出し領域233とで挟まれた領 域に設けられたガードリング部絶縁膜領域74を含むと ともに、センサ部70を取り囲むように配置されたガー ドリング部72と、を備える。 【選択図】図2



【特許請求の範囲】

【請求項1】

第1の半導体層に形成されたフォトダイオードと、前記第1の半導体層の一主面上に設 けられ回路素子が形成された第2の半導体層と、前記第1の半導体層と前記第2の半導体 層との間に設けられた第3の半導体層と、前記第1の半導体層と前記第3の半導体層との 間に設けられた第1の絶縁層と、前記第3の半導体層と前記第2の半導体層との間に設け られた第2の絶縁層と、を含む放射線検知部、

(2)

及び前記放射線検知部を取り囲んで形成されると共に、前記第1の半導体層の前記一主 面に形成された第1の領域と、前記第1の領域を取り囲んで形成されると共に、前記第1 の半導体層の前記ー主面に形成された第2の領域と、前記第1の半導体層の前記ー主面上 の領域で前記第1の領域と前記第2の領域とで挟まれた前記第3の半導体層に対応する深 さの領域に形成された第3の絶縁層と、を含むガードリング部

を備えた半導体装置。

【請求項2】

第1の半導体層に形成されたフォトダイオードと、前記第1の半導体層の一主面上に設 けられ回路素子が形成された第2の半導体層と、前記第1の半導体層と前記第2の半導体 層との間に設けられた第1の絶縁層と、を含む放射線検知部、

及び前記放射線検知部を取り囲んで形成されると共に、前記第1の半導体層の前記一主 面に形成された第1の領域と、前記第1の領域を取り囲んで形成されると共に、前記第1 の半導体層の前記ー主面に形成された第2の領域と、前記第1の半導体層の前記ー主面上 の領域で前記第1の領域と前記第2の領域とで挟まれた前記第2の半導体層に対応する深 さの領域に、化学気相成長法によって形成された第2の絶縁層と、を含むガードリング部 を備えた半導体装置。

【請求項3】

前記第1の領域に負極側の電位を、前記第2の領域に正極側の電位を各々印加する印加 手段をさらに備えた

請求項1に記載の半導体装置。

【請求項4】

前記第3の絶縁層が化学気相成長法によって形成された膜である

請求項1又は請求項3に記載の半導体装置。

【請求項5】

前 記 第 3 の 絶 縁 層 の 内 部 に 前 記 一 主 面 に 垂 直 な 方 向 か ら 見 た 場 合 に 前 記 第 3 の 半 導 体 層 が複数の帯状に形成されている

請求項1、請求項3、請求項4のいずれか1項に記載の半導体装置。

【請求項6】

前記 第 3 の絶 縁 層 の 内 部 に 前 記 一 主 面 に 垂 直 な 方 向 か ら 見 た 場 合 に 前 記 第 3 の 半 導 体 層 が複数の島状に形成されている

請求項1、請求項3、請求項4のいずれか1項に記載の半導体装置。

【請求項7】

40 前記第1の半導体層は第1の導電型であり、前記第2の半導体層は前記第1の導電型と は反対の導電型の第2の導電型であり、前記第1の領域は第2の導電型であり、前記第2 の領域は第1の導電型である

請求項1、請求項3ないし請求項6のいずれか1項に記載の半導体装置。

【請求項8】

前記第2の絶縁層の内部に前記一主面に垂直な方向から見た場合に前記第2の半導体層 が複数の帯状に形成されている

請求項2に記載の半導体装置。

【請求項9】

前 記 第 2 の 絶 縁 層 の 内 部 に 前 記 一 主 面 に 垂 直 な 方 向 か ら 見 た 場 合 に 前 記 第 2 の 半 導 体 層 が複数の島状に形成されている

20

10

30

請求項2に記載の半導体装置。

【請求項10】

第1の半導体層と、前記第1の半導体層上の第1の絶縁層と、前記第1の絶縁層上の第 3の半導体層と、前記第3の半導体層上の第2の絶縁層と、前記第2の絶縁層上の第2の 半導体層を備えたシリコン基板を準備する工程と、

(3)

前記シリコン基板に形成された第1の領域を囲んで前記第1の半導体層上に不純物を導入して形成される第2の領域と、前記第2の領域を囲んで前記第1の半導体層上に不純物 を導入して形成される第3の領域とで囲まれる領域の、少なくとも前記第2の半導体層、 前記第2の絶縁層、及び前記第3の半導体層を除去する工程と、

前記第2の領域に第1の導電型の不純物を導入する工程と、

10

前記第3の領域に前記第1の導電型とは反対の導電型の第2の導電型の不純物を導入する工程と、

前記第2の領域と前記第3の領域とで囲まれた領域の、前記第3の半導体層に対応する 深さに第3の絶縁層を形成する工程と、

を備えた半導体装置の製造方法。

【請求項11】

前記第1の領域が、放射線検知部として機能することを特徴とする

請求項10に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置およびその製造方法に関し、特に、同一のSOI(Silico n On InsuIator)基板上に、X線等を検出するためのフォトダイオードと トランジスタや抵抗などの回路素子とを混在させた半導体装置およびその製造方法に関す る。

【背景技術】

[0002]

特許文献1には、同一の半導体基板に、センサと周辺回路とが絶縁膜を介して形成され ている構造の半導体装置が開示されている。特許文献1に開示された半導体装置では、ア ノード電極である高濃度P型拡散層および該高濃度P型拡散層を覆うようにして設けられ た低濃度のP型ウエル拡散層を囲うようにして半導体領域を形成している。そして、該半 導体領域がフィールドプレートとして働くことにより、P型ウエル拡散層の電位の上昇が 抑制され、結果として、半導体装置の逆方向耐圧を上昇させている。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開2012-080045号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

特許文献1に開示されたX線センサとしての半導体装置では、SOI基板を採用し、X 線検出用のフォトダイオードをSOI基板の半導体(シリコン)基板に形成し、能動素子 (回路素子)としてのトランジスタを半導体基板上に絶縁膜を介して設けられた半導体層 に形成している。そして、X線入射時の検出感度を高くするため、フォトダイオードを形 成する半導体基板として低濃度高抵抗の半導体基板を使用し、この半導体基板の裏面に数 百Vのバイアス電圧を印加して、半導体基板全体を空乏化している。したがって、このよ うな構造の半導体装置においては、高耐圧であることも要求される。

【 0 0 0 5 】

しかしながら、特許文献1に開示された半導体装置では、半導体基板に印加されたバイ アス電圧がトランジスタが形成されている半導体層に影響し、トランジスタに意図しない

20

30

電流を発生させる場合があるという問題があった。

【0006】

この問題を回避するための1つの方法として、X線センサを形成する基板にDoubl e-SOI(Double-Silicon On Insulator)基板を用いる 方法が考えられる。以下、このDouble-SOI基板を用いた半導体装置を、比較例 として説明する。

図17は、該比較例に係る半導体装置500を示している。

半導体装置500では、図17に示すように、埋め込み酸化膜12の上側の第1の半導体層11を回路動作用のMOSトランジスタ40等の回路素子形成用の高濃度低抵抗基板とし、埋め込み酸化膜14の下側の第2の半導体層15をフォトダイオード30形成用の低濃度高抵抗基板とすることで、1枚のウエハ10上に周辺回路を含めたX線センサ部を構成している。図17のP型の半導体領域231が、フォトダイオード30のアノード領域となっている。

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

また、 P型の半導体領域232および N型の取り出し領域233は、フォトダイオード 30および MOSトランジスタ40を含んで構成されるX線センサ部を取り囲んで形成さ れ、該X線センサ部のガードリング部を構成している。X線センサ部は、アレイ状に敷き 詰められた複数のフォトダイオード30を含んで構成されるのが一般的である。 【0009】

ガードリング部の基本的な機能は、高いバイアス電圧を印加した場合に、半導体基板(第2の半導体層15)の内部で空乏層が均等に広がるようにして半導体装置500のフォ トダイオード30の逆方向耐圧(ブレークダウン電圧)を確保することである。 【0010】

具体的には、ガードリング部の P 型の半導体領域 2 3 2 は、 P 型の半導体領域 2 3 1 から広がる空乏層をさらに外側に広げる機能を有している。これにより、アレイ状に敷き詰められたフォトダイオード 3 0 のうちの比較的外側に配置される(ガードリング部の P 型の半導体領域 2 3 2 の内側近傍に配置される)フォトダイオード 3 0 と比較的内側に配置されるフォトダイオード 3 0 との間での性能のバラツキを抑えることもできる。 【0011】

一方、ガードリング部のN型の取り出し領域233は、半導体基板(第2の半導体層15)の電位を固定するとともに、上記P型の半導体領域232から広がる空乏層の平面方向への広がりを抑制し、深さ方向へ広げることで、半導体装置500のチップ端面(側面)にP型の半導体領域231から広がる空乏層が到達するのを抑制する機能を有している

[0012]

ここで、前述したように、半導体装置500ではDouble-SOI基板を用いているため、図17において、埋め込み酸化膜12と埋め込み酸化膜14との間に第3の半導体層13が形成されている。

本比較例に係る半導体装置 5 0 0 では、この第 3 の半導体層 1 3 が第 1 の半導体層 1 1 40 と第 2 の半導体層 1 5 とを電気的に分離するように作用することで、電源 2 8 により第 2 の半導体層 1 5 に印加されたバイアス電圧の第 1 の半導体層 1 1 に及ぼす影響が抑制され ている。

【0013】

すなわち、第3の半導体層13が無い場合には、第2の半導体層15を空乏化するため に電源28により第2の半導体層15の裏面に印加されたバイアス電圧が、埋め込み酸化 膜12を介して埋め込み酸化膜12上に形成した第1の半導体層11にも伝わる場合があ る。すると、第1の半導体層11に形成したMOSトランジスタ40のチャネル領域にお いて、意図しない電流が発生し、半導体装置500が誤動作することもある。

これに対し、第3の半導体層13を設け、第1の半導体層11と第2の半導体層15と 50

20

10

(4)

を電気的に分離することにより、このような電流の発生が抑制される。 【 0 0 1 4 】

ところが、比較例に係る半導体装置500では、製造工程上、ガードリング部を構成す るP型の半導体領域232とN型の取り出し領域233との間にもフローティング状態の 第3の半導体層13bが存在する。そして、この第3の半導体層13bがフォトダイオー ド30のブレークダウン電圧を低くするように作用し、半導体装置500の逆方向耐圧を 低下させているという問題がある。

(5)

[0015]

すなわち、図17に示すように、P型の半導体領域231および232を接地し、N型の取り出し領域233および基板裏面に数百Vのバイアス電圧を印加すると、容量結合によってある電位をもった第3の半導体層13bが、X線センサ部からガードリング部の一番外側の領域(N型の取り出し領域233近傍の領域)に広がる電位ポテンシャルの広がりを抑制してしまう。つまり、第3の半導体層13bが空乏層の広がりを抑圧してしまう。この現象により、半導体装置500の逆方向耐圧を大幅に低下させてしまうという問題がある。

[0016]

本発明は、上述した課題を解決するためになされたものであり、半導体層同士の電気的 な分離を確保しつつ、耐圧の低下が抑制された半導体装置およびその製造方法を提供する ことを目的とする。

【課題を解決するための手段】

[0017]

上記目的を達成するために、請求項1に記載の半導体装置は、第1の半導体層に形成さ れたフォトダイオードと、前記第1の半導体層の一主面上に設けられ回路素子が形成され た第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた第3 の半導体層と、前記第1の半導体層と前記第3の半導体層との間に設けられた第1の絶縁 層と、前記第3の半導体層と前記第2の半導体層との間に設けられた第2の絶縁層と、を 含む放射線検知部、及び前記放射線検知部を取り囲んで形成されると共に、前記第1の半 導体層の前記一主面に形成された第1の領域と、前記第1の領域を取り囲んで形成される と共に、前記第1の半導体層の前記一主面に形成された第2の領域と、前記第1の半導体 層の前記一主面上の領域で前記第1の領域と前記第2の領域とで挟まれた前記第3の半導 体層に対応する深さの領域に形成された第3の絶縁層と、を含むガードリング部を備えて いる。

また、上記目的を達成するために、請求項2に記載の半導体装置は、第1の半導体層に 形成されたフォトダイオードと、前記第1の半導体層の一主面上に設けられ回路素子が形 成された第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられ た第1の絶縁層と、を含む放射線検知部、及び前記放射線検知部を取り囲んで形成される と共に、前記第1の半導体層の前記一主面に形成された第1の領域と、前記第1の領域を 取り囲んで形成されると共に、前記第1の半導体層の前記一主面に形成された第2の領域 と、前記第1の半導体層の前記一主面上の領域で前記第1の領域と前記第2の領域とで挟 まれた前記第2の半導体層に対応する深さの領域に、化学気相成長法によって形成された 第2の絶縁層と、を含むガードリング部を備えている。 【0019】

一方、請求項10に記載の半導体装置の製造方法は、第1の半導体層と、前記第1の半 導体層上の第1の絶縁層と、前記第1の絶縁層上の第3の半導体層と、前記第3の半導体 層上の第2の絶縁層と、前記第2の絶縁層上の第2の半導体層を備えたシリコン基板を準 備する工程と、前記シリコン基板に形成された第1の領域を囲んで前記第1の半導体層上 に不純物を導入して形成される第2の領域と、前記第2の領域を囲んで前記第1の半導体 層上に不純物を導入して形成される第3の領域とで囲まれる領域の、少なくとも前記第2 の半導体層、前記第2の絶縁層、及び前記第3の半導体層を除去する工程と、前記第2の 10



領域に第1の導電型の不純物を導入する工程と、前記第3の領域に前記第1の導電型とは 反対の導電型の第2の導電型の不純物を導入する工程と、前記第2の領域と前記第3の領 域とで囲まれた領域の、前記第3の半導体層に対応する深さに第3の絶縁層を形成する工 程と、を備えている。 【発明の効果】 [0020]本発明によれば、半導体層同士の電気的な分離を確保しつつ、耐圧の低下が抑制された 半導体装置およびその製造方法が提供される。 【図面の簡単な説明】 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 【図1】第1の実施の形態に係る半導体装置の概略構成の一例を示す平面図である。 【図2】第1の実施の形態に係る半導体装置の概略構成の一例を示す縦断面図である。 【図3】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図で ある。 【図4】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図で ある。 【図5】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図で ある。 【図6】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図で ある。 【図7】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図で ある。 【図8】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図で ある。 【 図 9 】 第 1 の 実 施 の 形 態 に 係 る 半 導 体 装 置 の 製 造 工 程 の 一 例 の 説 明 に 供 す る 縦 断 面 図 で ある。 【図10】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図 である。 【図11】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図 である。 【図12】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図 である。 【図13】第1の実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図 である。 【図14】第2の実施の形態に係る半導体装置の概略構成の一例を示す縦断面図である。 【図 1 5 】 第 2 の 実 施 の 形 態 に 係 る 半 導 体 装 置 の 第 3 の 半 導 体 層 の 形 成 パ タ ー ン の 一 例 を 示す平面図である。 【図16】第3の実施の形態に係る半導体装置の概略構成の一例を示す縦断面図である。 【図17】比較例に係る半導体装置の構成を示す縦断面図である。 【発明を実施するための形態】 [0022]「第1の実施の形態] 以下、図面を参照して本実施の形態に係る半導体装置100について詳細に説明する。 なお、本実施の形態に係る半導体装置100は、X線、 線、可視光等に感度を有する センサとして構成することができるが、以下では、X線センサとして機能する半導体装置 100を例示して説明する。

【0023】

図1に示すように、半導体装置100は、センサ部70、および、センサ部70を取り 囲んで形成されたガードリング部72を含んで構成されている。同図では、ガードリング 部を構成する後述のP型の半導体領域232およびN型の取り出し領域233も併せて示

(6)

50

20

30

40

(7)

している。

以下では、まず、センサ部70の構成について説明する。

図2は、図1においてA-Aで示された部分の縦断面図である。

図2に示すように、本実施の形態に係る半導体装置100は、周辺回路の一部としてM OSトランジスタ40が形成された第1の半導体層11と、センサピクセルとして機能し 、第2の半導体層15とP型の半導体領域231とを備えるフォトダイオード30と、第 1の半導体層11と第2の半導体層15との間に設けられた第3の半導体層13と、第1 の半導体層11と第3の半導体層13との間に設けられた埋め込み酸化膜12と、第2の 半導体層15と第3の半導体層13との間に設けられた埋め込み酸化膜14とを備えてい る。

[0025]

第1の半導体層11、第3の半導体層13はP型半導体基板、第2の半導体層15はN 型半導体基板で各々形成している。第2の半導体層15の主面151の領域51には、P 型の半導体領域231が設けられている。P型の半導体領域231とN型の第2の半導体 層15で、センサピクセルとして機能する、X線用のフォトダイオード30が形成されて いる。第2の半導体層15の主面151とは反対側の主面152には、電極280が設け られている。MOSトランジスタ40が形成された第1の半導体層11のアクティブ領域 111は、第2の半導体層15の主面151の領域51とは異なる領域61上に設けられ ている。第1の半導体層11のアクティブ領域1112第2の半導体層15との間に設け られた第3の半導体層13には、高濃度のP型の取り出し領域24が設けられている。 【0026】

20

10

センサ部70は、上記のフォトダイオード30、およびMOSトランジスタ40を含ん で構成されている。

図 2 に示すように、センサ部 7 0 には第 3 の半導体層 1 3 が形成されており、この第 3 の半導体層 1 3 が第 1 の半導体層 1 1 と第 2 の半導体層 1 5 とを電気的に分離する機能を 果たしている。

【 0 0 2 7 】

次に、ガードリング部72の構成について説明する。ガードリング部72は、第2の半 導体層15にバイアス電圧を印加したり、スクライブ等を行ってペレッタイズ(チップ個 片化)した後のチップの端面(側面)に空乏層が到達するのを抑制したりする機能を有し ている。

[0028]

図2に示すように、ガードリング部72は、高濃度のP型の半導体領域232、ガード リング部絶縁膜領域74、および高濃度のN型の取り出し領域233を含んで構成されて いる。前述したセンサ部70とは異なり、P型の半導体領域232とN型の取り出し領域 233とで挟まれたガードリング部絶縁膜領域74には、第3の半導体層13に対応する 深さにガードリング部絶縁膜76が形成されており、第3の半導体層13が形成されてい ない。

【0029】

次に、本実施の形態に係る半導体装置100のバイアス電圧の印加について説明する。 半導体装置100では、X線用のフォトダイオード30を構成するN型の第2の半導体 層15を空乏化するために、第2の半導体層15の裏面(主面152)と高濃度のN型の 取り出し領域233(カソード電極)に対し、電源28より正の高電圧が印加される。ま た、第3の半導体層13とフォトダイオード30のアノード電極となるP型の半導体領域 231、およびガードリング部72の一部であるP型の半導体領域232は、電源28の 負極側に接続されるとともにGND(接地)90に接続される(接地される)。 【0030】

より具体的には、 N 型の第 2 の半導体層 1 5 は、第 2 の半導体層 1 5 の主面 1 5 2 に設けられた電極 2 8 0 および第 2 の半導体層 1 5 の主面 1 5 1 に設けられた高濃度の N 型の

40

50

取り出し領域233に接続された電位固定電極276を介して電源28の正極側に接続さ れている。また、第2の半導体層15の主面151に設けられたP型の半導体領域231 および232は、各々取り出し電極274および電位固定電極275を介して電源28の 負極側およびGND90に接続されている。P型の第3の半導体層13は、高濃度のP型 の取り出し領域24に接続された電位固定電極271を介してGND90に接続されてい る。

[0031]

P型基板で形成された第3の半導体層13を接地電位に固定することにより、第2の半 導体層15を空乏化するために第2の半導体層15の裏面(主面152)に電源28から 高電圧を印加した場合でも、第1の半導体層11のアクティブ領域111の埋め込み酸化 膜12側の界面には当該高電圧は伝達されない。

【 0 0 3 2 】

このように、第1の半導体層11のアクティブ領域111に形成したMOSトランジス タ40と第2の半導体層15に形成したセンサピクセルとしてのフォトダイオード30の 間には接地電位に固定された第3の半導体層13があるために、センサピクセルへの寄生 容量が非常に小さくなる。また、センサピクセルへ信号が入力された際に第1の半導体層 11のMOSトランジスタ40へ影響を及ぼすクロストークも、ほぼ無視できる程度とな る。

[0033]

一方、上述したように、ガードリング部72には、フィールドプレートとして機能して ²⁰ しまう第3の半導体層13が存在しないため、空乏層を形成する電位分布の広がりが抑圧 されずに一定の耐圧を確保することが可能となる。

[0034]

次に、本実施の形態に係る半導体装置100の製造方法について説明する。 なお、以下で各部の寸法や電気的特性等を示す数値は一例であり、本発明はこれらの値 に限定されるものではない。

【0035】

まず、図3に示すように埋め込み酸化膜12、14を挟んで上側に第1の半導体層11 、下側に約700µmの厚さの第2の半導体層15、中央に第3の半導体層13を各々有 するDouble-SOI基板を作製する。この時、例えば第1の半導体層11および第 3の半導体層13は比抵抗約10 ・cmのP型半導体基板、第2の半導体層15は比抵 抗約10k ・cmのN型半導体基板で形成する。

[0036]

第1の半導体層11の表面に、パッド酸化膜(図示せず)と窒化膜(図示せず)を形成し、LOCOS(Local Oxidization of Silicon)形成法によりフィールド酸化膜を形成した後に、図4に示すように、全ての窒化膜と、パッド酸化膜を除去する。これにより、第1の半導体層11にアクティブ領域111が形成される

。 【 0 0 3 7 】

さらに、図5に示すように、第1の半導体層11のアクティブ領域111の表面にゲー 40 ト酸化膜16を形成し、ポリシリコン膜を堆積、フォトレジスト(図示せず)でパターニ ングを行なったポリシリコン膜のドライエッチングを行い、ゲート電極18を形成する。 【0038】

次に、図6に示すように、フォトレジスト(図示せず)を除去した後に、第1の半導体 層11のアクティブ領域111にLDD(Lightly Doped Drain、図 示せず)のイオン注入を行い、サイドウォールスペーサ20を形成したのちに、高濃度ソ ース・ドレイン19のイオン注入工程を行い、MOSトランジスタ40を形成する。 【0039】

次に、図 7 に示すように、第 2 の半導体層 1 5 に形成するべき P 型の半導体領域 2 3 1 、 2 3 2 、および N 型の取り出し領域 2 3 3 以外の領域をフォトレジスト(図示せず)に 50

10

て覆い、埋め込み酸化膜12、14、および第3の半導体層13をエッチングして、開口 211、212をそれぞれ形成した後に、フォトレジストを除去する。この際、ガードリ ング部72を構成するP型の半導体領域232およびN型の取り出し領域233を形成す るべき領域については、その間の領域も含めてフォトレジストを塗布しないようにする。 つまり、開口212は、P型の半導体領域232とN型の取り出し領域233との間に存 在する第3の半導体層13等も除去するように形成される。

【0040】

次に、図8に示すように、第3の半導体層13に形成するべきP型の取り出し領域24 以外の領域をフォトレジスト(図示せず)にて覆い、埋め込み酸化膜12をエッチングし て、開口22を形成した後にフォトレジストを除去する。

【0041】

次に、図9に示すように、開口211、212、および22を埋めるようにして全面に フォトレジスト300を塗布する。本フォトレジスト300の塗布は、N型の取り出し領 域233、P型の半導体領域231および232、およびP型の取り出し領域24に対応 する部分へ不純物を注入するための工程の一部である。

【0042】

次に、図10に示すように、マスク(図示せず)によりパターニングしてフォトレジスト300のN型の取り出し領域233に対応する部分に開口213を形成し、該開口21 3を介して例えば不純物31P⁺を注入した後、フォトレジスト300を除去する。 【0043】

同様にして、リソグラフィ技術を用いてフォトダイオード30のアノードを兼ねた P型の半導体領域231およびガードリング部72の P型の半導体領域232に対応する部分に各々フォトレジスト300の開口を形成し、該開口を介して例えば不純物11B⁺を注入した後、フォトレジスト300を除去する。

さらに、リソグラフィ技術を用いて第3の半導体層13のP型の取り出し領域24に対応する部分にフォトレジスト300の開口を形成し、該開口を介して例えば不純物49B F。[↑]を注入する(図示せず)。

その後、残留しているフォトレジスト300を除去する。

[0044]

なお、上記においては、不純物の注入を、 N 型の取り出し領域 2 3 3 、 P 型の半導体領 30 域 2 3 1 および 2 3 2 、および P 型の取り出し領域 2 4 の順序で行うことを例示して説明 したが、これに限られず、不従物の注入順序は適宜変えてもよい。

【0045】

次に、図11に示すように、CVD(Chemical Vapor Deposit ion:化学気相成長)膜の堆積によって開口211、212、および22の埋め込みを 行う。ここで、開口212の第3の半導体層13に対応する領域にはガードリング絶縁膜 76が形成される。なお、開口211、212および22を埋め込んだCVD膜を層間膜 25として使用してもよい。

その後、第1の半導体層11のアクティブ領域111、第2の半導体層15、および第 3の半導体層13に各々接続するための電極を形成する場所をエッチングすることによっ て、図12に示すように、コンタクトホール261、262、263、264、265、 および266を形成する。最後にスパッタによって形成したメタル層の、電極形成領域以 外の部分をエッチングすることによって、図13に示すように、電位固定電極271、2 75、276、トランジスタ電極272、273、および取り出し電極274を形成する 。また、第2半導体層15の裏面にも、電極280を形成する。

【0046】

以上詳述したように、本実施の形態に係る半導体装置100によれば、半導体層同士の 電気的な分離を確保しつつ、耐圧の低下が抑制された半導体装置およびその製造方法を提 供することが可能となる。

【0047】

40

10

[第2の実施の形態]

図14および図15を参照して、本実施の形態に係る半導体装置200について説明する。

第1の実施の形態に係る半導体装置100は、ガードリング部72において第3の半導体層13をすべて除去する形態であったのに対し、本実施の形態は、該第3の半導体層1 3の一部を残す形態である。したがって、図2と同様の構成には同一の符号を付してその 説明を省略する場合がある。

[0048]

図14において、ガードリング部72におけるガードリング部絶縁膜領域74の内部に は、第3の半導体層13が複数の部分に分離されて部分的に第3の半導体層13aが形成 されている。このように第3の半導体層13を複数に分離することにより、分離された個 々の第3の半導体層13が異なる電位に保たれ得るようになる。その結果、第3の半導体 層13が特定の電位に保たれることにより第2の半導体層15における空乏層の広がりが 抑圧されるという先述した作用が生じにくくなるため、第3の半導体層13aのように第 3の半導体層13を部分的に残して形成しても本発明の効果を奏することができる。 【0049】

図15(a)および(b)は、各々異なる第3の半導体層13aの形成パターンを示しており、図14に示す第3の半導体層13aを主面151(152)に対し垂直な方向から見た平面図により表したものである。すなわち、図15(a)はスリット(帯)状に第 3の半導体層13aを形成する場合を示しており、また、図15(b)はアイランド(島)状に第3の半導体層13aを形成する場合を示している。

なお、第3の半導体層13aの形成パターンは図15に示した帯状あるいは島状に限られず、第3の半導体層を部分的に形成した部分と形成しない部分が存在すればよいので、 様々なパターンを適用することが可能である。

[0050]

半導体装置200は、図3ないし図13に示す半導体装置100の製造方法に準じて製造することが可能である。特に、本実施の形態に係る第3の半導体層13aは、図7においてフォトレジストをパターニングして埋め込み酸化膜12、14、および第3の半導体層13をエッチングする際、該パターニング用のマスクに上記帯状あるいは島状の部分を含ませて形成することができる。

【0051】

以上のように、本実施の形態に係る半導体装置200によっても、半導体層同士の電気 的な分離を確保しつつ、耐圧の低下が抑制された半導体装置およびその製造方法を提供す ることが可能となる。

【0052】

「第3の実施の形態]

図16を参照して、本実施の形態に係る半導体装置400について説明する。

第1の実施の形態および第2の実施の形態は、Double-SOI基板を採用した形態であったが、本実施の形態は、Single-SOI、すなわち通常のSOI基板を採用した形態である。したがって、図2と同様の構成には同一の符号を付してその説明を省略する場合がある。

【 0 0 5 3 】

図16に示すように、半導体装置400もMOSトランジスタ40等の回路素子、フォ トダイオード30等を含んで構成されるセンサ部70、P型の半導体領域232、N型の 取り出し領域233、およびガードリング部絶縁膜領域74を含んで構成されるガードリ ング部72を具備している。

しかしながら、半導体装置400は、図2に示す第3の半導体層13を有しておらず、 埋め込み酸化膜14の上に第1の半導体層11が配置されており、該第1の半導体層11 にMOSトランジスタ40が形成されている。 【0054】 10

20

以上のような構成の半導体装置400においては、製造工程上特に配慮しなければ、P型の半導体領域231、232、およびN型の取り出し領域233に対応する領域以外の 領域に第1の半導体層11が配置される。すなわち、図16において、P型の半導体領域 232とN型の取り出し領域233との間にも、P型の半導体領域232とN型の取り出 し領域233との間以外の部分に配置された第1の半導体層11と同じ位置に第1の半導 体層11が配置される。

【 0 0 5 5 】

しかしながら、本実施の形態では、製造工程において、 P型の半導体領域232とN型の取り出し領域233との間のガードリング部絶縁膜領域74に配置される第1の半導体層11を除去し、当該除去した第1の半導体層11に対応する深さにガードリング部絶縁膜76を形成している。

【0056】

これは、 P 型の半導体領域232とN 型の取り出し領域233との間にプレート状に第 1の半導体層11が配置されることにより、第1の実施の形態および第2の実施の形態で 説明したのと同じ理由で、該プレート状の第1の半導体層11が半導体装置400の耐圧 の低下をもたらすからである。

【0057】

半導体装置400は、Single-SOIを用い、図3ないし図13に示す半導体装置100の製造方法に準じて製造することが可能である(例えば、特許文献1参照。)。 特に、P型の半導体領域232とN型の取り出し領域233との間の第1の半導体層11 の除去は、例えば、第1の半導体層11にMOSトランジスタ40を形成した後、P型の 半導体領域231、232、およびN型の取り出し領域233にイオン注入するための開 口を形成する際に行うことができる。

【0058】

以上のように、本実施の形態に係る半導体装置400によっても、半導体層同士の電気 的な分離を確保しつつ、耐圧の低下が抑制された半導体装置およびその製造方法を提供す ることが可能となる。

【0059】

ここで、上記では、半導体装置400において、P型の半導体領域232とN型の取り 出し領域233との間の第1の半導体層11を完全に除去する形態を例示して説明したが ³⁰ 、本発明はこれに限定されず、第2の実施の形態と同様にして、当該領域の第1の半導体 層11を帯状あるいは島状に部分的に形成してもよい。

 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

なお、上記各実施の形態では、第2の半導体層15がN型基板である場合について説明 しているが、第2の半導体層15がP型の半導体装置にも適用可能である。

- 【符号の説明】
- 【0061】
- 10 ウエハ
- 11 第1の半導体層

12、14 埋め込み酸化膜

- 13、13a、13b 第3の半導体層
- 15 第2の半導体層
- 16 ゲート酸化膜
- 18 ゲート電極
- 19 ソース・ドレイン
- 20 サイドウォールスペーサ
- 22 開口
- 2.4 P型の取り出し領域
- 2 5 層間膜
- 28 電源

40

10

フォトダイオード 30 4 0 MOSトランジスタ 51 領域 6 1 領域 70 センサ部 72 ガードリング部 7 4 ガードリング部 絶縁 膜領域 7 6 ガードリング部絶縁膜 90 G N D 100、200、400、500 半導体装置 111 アクティブ領域 151、152 主面 211、212、213、 開口 231、232 P型の半導体領域 233 N型の取り出し領域 261、262、263、264、265、266 コンタクトホール 271、275、276 電位固定電極 272、273 トランジスタ電極 274 取り出し電極 300 フォトレジスト

20

【図1】

100 23 23 23

【図2】







【図5】



【図6】



13

-5





【図9】



【図10】









【図13】



【図14】













【図17】



フロントページの続き

(72)発明者 葛西 大樹 宮城県黒川郡大衡村沖の平1番 ラピスセミコンダクタ宮城株式会社内

- (72)発明者 新井 康夫
- 茨城県つくば市大穂1番地1 大学共同利用機関法人 高エネルギー加速器研究機構内

F ターム(参考) 4M118 BA09 CA02 EA14

5C024 AX11 CY47 GX03 GX16 GY31 HX01

5F088 AA02 AB02 BA20 BB03 EA04 GA02 LA03 LA07 LA08