(11)特許出願公開番号

(12)公開特許公報(A)

(19) 日本国特許庁(JP)

特開2018-142560

(P2018-142560A)

(43) 公開日 平成30年9月13日 (2018.9.13)

(51) Int.Cl.		FΙ			テーマコード (参考)			
HO1L	21/822	(2006.01) HO1.	L 27/04	F	5F038			
HO1L	27/04	(2006.01) HO1	L 29/78	623Z	5F048			
HO1L	29/786	(2006.01) HO1.	L 27/08	331E	5F110			
HO1L	27/08	(2006.01) HO1	L 29/91	L				
HO1L	<i>29/8</i> 61	(2006.01) HO1	L 27/08	102C				
		審査請求	未請求 請求	:項の数 1 O L	(全7頁) 最終頁に続く			
(21) 出願番号		特願2015-199200 (P2015-199200)	(71) 出願人	504151365				
(22) 出願日		平成27年10月7日 (2015.10.7)		大学共同利用機	関法人 高エネルギー加速			
				器研究機構				
			茨城県つくば市大穂1番地1					
			(74)代理人	100064908				
				弁理士 志賀	正武			
			(74)代理人	100161207				
				弁理士 西澤 🤅	和純			
			(74)代理人	100163496				
				弁理士 荒 則	彦			
			(72)発明者	倉知 郁生				
				茨城県つくば市	大穂1番地1 大学共同利			
				用機関法人高エ	ネルギー加速器研究機構内			
			Fターム (参	考) 5F038 BH19	DF07 DF09 DT12 EZ06			
				EZ20				
					最終頁に続く			

(54) 【発明の名称】放射線被曝耐性SOIトランジスタ

(57)【要約】

【課題】本発明は、高い放射線被曝耐性を有する放射線 被曝耐性SOIトランジスタを提供することを目的とす るものである。

【解決手段】SOIのデバイス内に放射線検出を行うM OSFETを形成させ、それにより、放射線被曝量に相 当するBOXに生じる電荷量をモニタしながら放射線被 曝によりBOXに生じる電荷量をキャンセルさせること により、放射線被曝耐性を向上させる。

【選択図】図4



【特許請求の範囲】

【請求項1】

シリコン支持基板上に絶縁膜となるシリコン酸化膜(BOX)が形成され、該BOX上にトランジスタとなるシリコン層が形成されているSOI構造を有するSOIトランジスタにつき、前記SOIのデバイス内に放射線検出を行うMOSFETを形成させたSOIトランジスタであって、前記MOSFETにより放射線被曝量をモニタしながら放射線被曝により前記BOXに生じる電荷量をキャンセルさせることにより、放射線被曝耐性を向上させることを特徴とする放射線被曝耐性SOIトランジスタ。

【発明の詳細な説明】

【技術分野】

[0001]

10

20

30

40

本発明は放射線被曝耐性を向上させた放射線被曝耐性SOIトランジスタに関する。 【背景技術】

[0002]

本発明におけるSOIとは、学術用語である「Silicon On Insulator」の略語と同意で ある。図1に示したSOIトランジスタを用いた半導体装置は、その構造的な利点から、 放射線が照射されたときに瞬間的に回路が誤動作するという不良が図 2 に示した通常用い られているバルクCMOSを用いた半導体装置よりも抑制される。しかしながら、図1に 示すようなSOIの構造を有するトランジスタの下部には分厚いシリコン酸化膜(以下「 BOX」という。)が存在するため、放射線被曝によりBOXに発生する正電荷によって トランジスタ特性の変動が生じる。そのため、定常的な放射線被曝の環境下で動作が可能 な放射線被曝耐性は、通常のバルクCMOSよりも低い。この問題を解決するために、B OXに発生した正電荷を打ち消すに見合った電位をシリコン基板に印加する方法が提案さ れている(特許文献1、非特許文献1)。しかしながら、この提案ではシリコン基板に印 加する電圧を被曝時間によって設定するため、放射線被曝量が一定でない場合は、シリコ ン基板に印加する電圧が高過ぎたり、低すぎたりするため、半導体装置の安定な動作には つながらなかった。また、非定常の放射線被曝に対応することは困難であった。 【先行技術文献】 【特許文献】 [0003]【特許文献1】特開2003-69031号公報 【非特許文献】 [0004]【非特許文献1】J. R. Schwank et al., "Radiation Effects in SOI Technology," I EEE Trans. Nucl. Sci. vol. 50, no. 3, pp. 552-538, Jun. 2003.

【発明の概要】

【発明が解決しようとする課題】

[0005]

前記の説明の様に、完全空乏型SOI素子を用いた半導体装置は通常のCMOS素子を用いた半導体装置よりも放射線被曝による瞬間的な誤動作が少ないので、宇宙環境等に代表されるような放射線被曝環境下での使用が検討されている。しかしながら、SOIトランジスタの下部に分厚いBOXを有する完全空乏型SOI素子では、放射線被曝により生じる電荷がBOX中に過度に蓄積されることにより、ある被曝量以上になると誤動作が発生するという不具合があった。

[0006]

前記の事情に鑑み、本発明は、高い放射線被曝耐性を有する放射線被曝耐性SOIトランジスタを提供することを目的とするものである。

【課題を解決するための手段】

[0007]

本発明は、放射線被曝によりBOXに生じる電荷をモニタし、その蓄積電荷を打ち消す 50

10

20

40

に見合った電圧を自動的に設定できる回路を構成させた電界効果トランジスタ(以下「M OSFET」という。)」を同デバイス内に形成させたことを特徴とする放射線被曝耐性 SOIトランジスタである。さらに詳しくは、図3に示すように、放射線被曝により生じ るBOX中の電荷量を計測するセンサ素子、及びセンサ素子が計測した電荷量を自動的に 補償するための電圧を生じさせ前記BOX中の電荷量をキャンセルするように支持基板側 にバイアスを印加させることにより、支持基板に前記補償電荷量を供給するための回路と 、を有するMOSFETを同デバイス内に形成させることにより、放射線被曝により前記 BOX中に生じる電荷量をモニタしながら、前記BOX中の蓄積電荷量を打ち消すことを 可能にする放射線被曝耐性SOIトランジスタである。本発明におけるMOSFETとは 、放射線被曝によりBOX中に生じる電荷を検出する検出用MOSFET、電荷を検出し 計測された電荷量に応じてそれを自動的に補償する電圧を生じさせる電圧自動調整回路、 及びその電圧印加により前記BOX中の電荷量を打ち消す電流発生回路(以下「SOI-MOSFET回路」ともいう。)とから構成される。 【発明の効果】

【 0 0 0 8 】

本発明により、放射線被曝による電荷発生量をモニタしながら、放射線被曝量に見合っ たバイアスを支持基板に印加できることから、放射線被曝量が高いときでも、また、放射 線被曝が非定常なときでも、ほぼ同等な特性でSOI半導体装置を動作させることが可能 である。さらに放射線被曝下でも支持基板側にマイナスの電圧がかかっているため、放射 線によって発生した正電荷はこのバイアスに引き寄せられ、結果的にBOX中に発生する 正電荷によるSOIトランジスタの特性変動も緩和される。また、非定常の予期し得ない ような大きな放射線被曝に対しても、放射線損傷を抑制することが可能である。 【図面の簡単な説明】

[0009]

【図1】従来の完全空乏型SOI素子の構造を説明する断面概略図である。

【図2】従来のCMOS素子の構造を説明する断面概略図である。

【図3】放射線照射(被曝)によるBOX中の正電荷の発生と完全空乏型SOIトランジ スタの特性変動を説明する図である。

【図4】本発明の実施例1におけるMOSFETの構造を示す断面概略図である。

【図 5 】本発明の実施例 1 における放射線被曝による電荷量の特性変動を計測する M O S 30 F E T の断面概略図である。

- 【図6】実施例1における補正電圧自動発生回路の断面概略図である。
- 【図7】実施例2におけるMOSFETの断面概略図である。

【図8】実施例3におけるMOSFETの断面概略図である。

【発明を実施するための形態】

[0010]

(比較例1)

図1は、従来の完全空乏型SOI素子の構造を示す。この構造は、放射線照射(被曝) によりBOX中に生じる電荷を消滅するための機構を備えていないので、放射被曝耐性が 小さい。

【0011】

(比較例2)

図2は、従来のCMOS素子の構造を示す。この構造は、放射線照射(被曝)によりゲート酸化膜中に生じる電荷をNウエル(N型の部分)のSTI(Shallow Trench Isolationの略:トランジスタからの電流漏れを防ぐ仕組み。通常はSi基板に溝を掘り、絶縁物としてSiO2を埋める。)に逃がす回路を有するものの、STIの蓄積電荷の変動を抑制するための機構を備えていないので、CMOS素子の動作安定性がよくない。

【 0 0 1 2 】

(比較例3)

図 3 は、放射線照射(被曝)による B O X 中の正電荷の発生と完全空乏型 S O I トラン 50

ジスタの特性変動を示す。放射線照射(被曝)によりゲート酸化膜中に生じる電荷は、一般にゲート酸化膜の厚みが厚いので、ゲート酸化膜の下部に支持基板バイアスを設けたとき、ゲート電圧 - ドレイン電流特性からわかるように、放射線照射(被曝)の前にすでに ゲート電圧が発生し、そのゲート電圧により過度の電荷が蓄積されるという事態が生じる おそれがある。

(4)

【0013】

(実施例1)

本発明は、放射線被曝によりBOX(3)に発生するチャージ量を図4に示すMOSF ETのダイオード接続の閾電圧(以下「V₊」という。)により、検出する。図4に示す MOSFETはシリコン支持基板(1)に形成されており、ここでは、支持基板(1)は N型にドープされたシリコンとしている。この支持基板(1)に反対の極性となるIII族 のドーパント、例えばボロンを注入することで、P拡散層(2)を形成する。このMOS FETのゲート酸化膜はBOX(3)であり、ゲート電極はSOI層(4)となる。支持 基板(1)、P拡散層(2)、ゲート電極(4)はコンタクトを介してアルミ配線層(5)に接続されている。また、このアルミ配線層(5)によってこのMOSFETのゲート とドレインは接続されており、またソースと支持基板も接続されており、MOSFETの ダイオードが構成されている。さらにこのダイオードは上記アルミ配線層(5)を介して 所望の回路箇所に接続される。このMOSFETの放射線被曝前の電流-電圧特性は、図 5 に示すような特性となる。この時の電流の立ち上がりが起きるときの電圧を V,である 。ここでは、被曝前のVtはほぼ0ボルトであることが望ましく、ゲート電極(4)の下 のチャネルの不純物濃度をV,がほぼ0ボルトになるように調整しても良い。放射線被曝 により、BOX(3)に正の電荷が発生し、結果として電流-電圧特性が図5に示すよう に負の方向にシフトする。この負へのV_tシフト分がまさにBOX(3)に発生する正電 荷であり、そのままこのシフト電圧分をSOIトランジスタ下部に設けた支持基板と逆極 性のP拡散層(2)に印加すれば、BOX(3)で発生した電荷をキャンセルすることが できる。そのための電圧自動調整回路、電荷検出用の検出用MOSFET及び電流発生回 路で構成された本発明におけるMOSFETを図6に示す。この回路に外部から例えばマ イナス15V程度の電圧を入れることで、前記MOSFETのVヶ値に従い、またBOX 中に発生する正電荷と対応して、SOIトランジスタの下部のP拡散層は0~15Vの範 囲 で 電 位 が か か る こ と に な り 、 放 射 線 照 射 で 変 動 し た 特 性 を 補 償 し 特 性 変 動 を 抑 え る こ と ができる。尚、ここでは電圧はマイナス15Vとしているのは、実験からBOX(3)の 厚みが 2 0 0 n m の 場 合 、 放 射 線 被 曝 量 が 2 0 ~ 5 0 k G y の とき に B O X 中 に 発 生 す る 正電荷は飽和し、約マイナス10Vからマイナス12Vが最大の補正に必要な電圧となる ことを見積もっているからである。この電圧はBOX(3)の膜厚に依存しており、BO X (3)が厚い場合、この回路に印加する電圧をそれに見合うだけ負の方向に高くする必 要がある。逆にBOXが薄い場合は、それに見合うだけ負電圧を低くすることができる。 また、このように高電圧がMOSFETに印加されるが、MOSFETのソースおよびド レインがSOI側のシリコンではなく支持基板側のシリコンに形成しているため、高耐圧 化は容易にできる。また、この電圧自動調整回路は定電流源を用いているが、単純には比 較的高い抵抗値の抵抗に置き換えることでより簡便な回路とすることができる。

また、図3に示した従来の完全空乏型SOIトランジスタが示すゲート電圧 - ドレイン 電流の関係と、本発明放射線被曝耐性SOIトランジスタが示す図5に示したゲート電圧 - ドレイン電流の関係とは全く異なるものである。本発明は、放射線照射(被曝)の前に は何らのゲート電圧が発生せず、また放射線照射(被曝)によりゲート電圧が発生するも のの、その電圧値は閾値として自動的に任意設定制御することが可能であるので、放射線 被曝による蓄積電荷量の変動の影響を受けるおそれがほとんどない。

【0014】 (実施例2)

実施例2では図7に示すようにMOSFETをPwell(P型の部分)で囲まれたNwell (N型の部分)で形成しており、支持基板をグランドに固定する必要はない。 10

20

30

40

[0015**]**

(実施例3)

実施例3は、支持基板がP型の場合の本発明の適用例である。MOSFETはP型が適しているため、P型の支持基板の場合は図8で示したようにP型MOSFETを作るため、支持基板中にNwell(N型の部分)を形成する。さらにそのNwell中にP型拡散層を作り、ソースとドレインとし、ゲート電極は実施例1と同等に形成することでP型支持基板中にP型の検出用MOSFETを形成することができる。

【産業上の利用可能性】

【0016】

本発明は、放射線被曝耐性を大幅に向上することができる放射線被曝耐性SOIトラン ¹⁰ ジスタであるので、高い放射線被曝環境下でも、SOIトランジスタを用いたイメージン グ等の計測を行うのに利用することができる。

- 【符号の説明】
- 【 0 0 1 7 】
- (1)…シリコン支持基板
- (2) … P 型 拡 散 層
- (3)...BOX
- (4)…SOI層
- (5)…アルミ配線

【図1】

【図3】



【図2】



図4





【図7】

(6)











図5





図8

フロントページの続き

(51)Int.CI.		FI					テーマコード (参					洘)		
H 0 1 L H 0 1 L H 0 1 L	29/868 21/8234 27/088	(20) (20) (20)	06.01) 06.01) 06.01)											
Fターム(参考	髶) 5F048	AA06	AC01	BA01	BA16	BA19	BA20	BC18	BD04	BE02	BE03			

 BE05
 BE09
 BF02
 BF15
 BF16
 BF18

 5F110
 AA14
 CC02
 DD05
 DD13
 DD22
 GG02
 NN74

(7)