(19) 日本国特許庁(JP)

再公表特許(A1)

(11)国際公開番号 WO2011/111754

発行日 平成25年6月27日 (2013.6.27)

(43) 国際公開日 平成23年9月15日 (2011.9.15)

(51) Int.Cl. HO1L 21/823- HO1L 27/06 HO1L 27/08 HO1L 21/336 HO1L 29/786	FI (2006.01) FI (2006.01) HO1L (2006.01) HO1L (2006.01) (2006.01)	27/06 1 27/08 3 29/78 €	102A 331E 326C	テーマコード (5F048 5F110	(参考)
出願番号 (21) 国際出願番号 (22) 国際出願日 (31) 優先権主張番号 (32) 優先日 (33) 優先権主張国	特旗2012-504502 (P2012-504502) PCT/JP2011/055546 平成23年3月9日 (2011.3.9) 特顏2010-52173 (P2010-52173) 平成22年3月9日 (2010.3.9) 日本国 (JP)	(71) 出願人	504151365 大学共同利用機 器研究機構 茨城県つくば市 308033711 ラピスセミコン 神奈川県横浜市 8	8関法人 高エネ) 5大穂1番地1 ンダクタ株式会社 5港北区新横浜二 ⁻	レギー加速 丁目4番地
		(74)代理人 	100079049 弁理士 中島	淳	
		(74)代理人	100084995 全理十 加藤	和註	
		(74)代理人	开建立 加線 100099025 <u> </u>	119 町	
			开理工 個山		
				最終了	頁に続く

(54) 【発明の名称】半導体装置及び半導体装置の製造方法

(57)【要約】

同一の基板上にダイオードとトランジスタとを混在させ た半導体装置において、トランジスタのゲート電極によ る制御と無関係に発生するリーク電流を抑制することが できる半導体装置、及び半導体装置の製造方法を提供す る。高抵抗N型基板で形成されたN型半導体層中にP型 ウェル拡散層及びP型取り出し電極領域を形成し、電極 によりグランド電位に固定する。P型ウェル拡散層側に 広がる空乏層が、埋め込み酸化膜との界面まで到達しな いため、P型ウェル拡散層の表面付近の電位はグランド 電位に保たれる。N型半導体層の裏面及びカソード電極 に電源電圧から電圧を印加した場合、P型半導体層に形 成したMOS型トランジスタの埋め込み酸化膜側のチャ ネル領域が動作しないため、ゲート電極による制御に無 関係なリーク電流の発生を抑制することができる。



【特許請求の範囲】

【請求項1】

一方の面側の予め定められた第1領域に、第1導電型の第1の第1導電型領域が形成されると共に、前記第1の第1導電型領域の一部分に前記第1の第1導電型領域より不純物 濃度を高くした第2の第1導電型領域が形成され、かつ前記一方の面側の前記第1領域と 隣接する第2領域の一部分に不純物濃度を高くした第1の第2導電型領域、及び第3の第 1導電型領域が形成された第2導電型の半導体層と、

前記第2導電型の半導体層の前記一方の面側の前記第1領域及び前記第2領域に積層された酸化膜層と、

前記第1領域の前記酸化膜層上に積層された第1導電型の半導体層を含むMOS型トラ ¹⁰ ンジスタと、

前記第2の第1導電型領域に接続された第1電極と、 前記第1の第2導電型領域に接続された第2電極と、 前記第3の第1導電型領域に接続された第3電極と、 を備えた半導体装置。

【請求項2】

前記第2導電型の半導体層の前記一方の面に対向する面と、前記第2電極と、に電圧を 印加する電圧印加手段を備え、前記第1電極及び前記第3電極が接地されている請求項1 に記載の半導体装置。

【請求項3】

前記第1の第1導電型領域に、第2導電型の第2の第2導電型領域が前記酸化膜層と接 するように形成されると共に、前記第2の第2導電型領域の一部分に前記第2の第2導電 型領域より不純物濃度を高くした第3の第2導電型領域が前記酸化膜層と接するように形 成されており、前記第3の第2導電型領域に接続された第4電極を備えた請求項1に記載 の半導体装置。

【請求項4】

前記第2導電型の半導体層の前記一方の面に対向する面と、前記第2電極と、に電圧を 印加する電圧印加手段を備え、前記第1電極、前記第3電極、及び前記第4電極が接地さ れている請求項3に記載の半導体装置。

【請求項5】

- 第2導電型の半導体層上に酸化膜層及び第1導電型の半導体層を順次積層する工程と、 前記第1導電型の半導体層に活性領域を形成する工程と、
- 前記第1導電型の半導体層上に、絶縁膜を形成する工程と、

前記活性領域の位置に基づいて、前記活性領域の下部を含む前記第2導電型の半導体層の第1領域に第1導電型の不純物を拡散させて第1の第1導電型領域を形成する工程と、前記活性領域にMOS型トランジスタを形成する工程と、

前記第1導電型半導体層の第1電極、第2電極、及び第3電極を形成する予め定められた領域の前記酸化膜を除去する工程と、

前記第1の第1導電型領域中の、前記酸化膜が除去された第1電極を形成する予め定め

られた領域に第1導電型の不純物を拡散させて、第2の第1導電型領域を形成すると共に、第3電極を形成する予め定められた領域に第1導電型の不純物を拡散させて、第3の第

1 導電型領域を形成する工程と、 前記酸化膜が除去された第2電極を形成する予め定められた領域に第2導電型の不純物 を拡散させて、第2導電型領域を形成する工程と、

前記第1電極、前記第2電極、及び前記第3電極を形成する工程と、

を備えた半導体装置の製造方法。

【請求項6】

前記絶縁膜を形成する工程と、前記第1の第1導電型領域を形成する工程と、の間に、 前記活性領域の位置に基づいて、前記活性領域の下部を含む前記第2導電型の半導体層の 第1領域に第2導電型の不純物を拡散させて第2の第2導電型領域を形成する工程を備え

た請求項5に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置及び半導体装置の製造方法に関するものである。

【背景技術】

[0002]

ー般に、SOI(Silicon On Insulator)基板上にダイオードと トランジスタを混在させた半導体装置がある。例えば、特開2002-124657号公 報には、フォトダイオードと、フォトダイオードにシリコン基板内で光電変換され蓄積さ れた信号電荷を増幅する増幅用トランジスタと、シリコン基板上に混在させたCMOSイ メージセンサが記載されている。

(3)

10

20

30

【発明の概要】

【発明が解決しようとする課題】

[0003]

SOI基板上にダイオードとトランジスタを混在させた従来の半導体装置の一例を図2 2に示す。なお、図22に示した半導体装置は、X線等の検出に用いるセンサである。 【0004】

半導体装置100は、N型半導体層114と、埋め込み酸化膜116と、P型半導体層 1220と、から成るSOI基板上に、MOS型トランジスタ182及びダイオード18 4とが形成されている。X線等の検出に用いるセンサにおいては、放射線入射時の検出感 度を高くするため、基板に低濃度高抵抗基板を使用したり、基板裏面に数百Vのバイアス を印加する等の方法により、基板全体を空乏化したりする必要がある。

[0 0 0 5]

しかしながら、半導体装置100では、N型半導体層114を空乏化するためにN型半 導体層114の裏面に印加した電圧が、埋め込み酸化膜116を介して埋め込み酸化膜1 16上に形成したP型半導体層1220にも伝わってしまう。当該現象によって、P型半 導体層1220に形成したMOS型トランジスタ182において、本来ポリシリコン膜で 形成されたゲート電極130によって制御される電流経路とは別に、N型半導体層114 から伝達したバイアス電圧によって埋め込み酸化膜116側のチャネル領域が電流経路と して動作してしまうため、ゲート電極130による制御と無関係にリーク電流183が発 生してしまうという問題があった。

[0006]

本発明は、上述した問題を解決するために提案されたものであり、同一の基板上にダイ オードとトランジスタとを混在させた半導体装置において、トランジスタのゲート電極に よる制御と無関係に発生するリーク電流を抑制することができる半導体装置、及び半導体 装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

[0007]

本発明の第1の態様に係る半導体装置は、一方の面側の予め定められた第1領域に、第 40 1 導電型の第1の第1導電型領域が形成されると共に、前記第1の第1導電型領域の一部 分に前記第1の第1導電型領域より不純物濃度を高くした第2の第1導電型領域が形成さ れ、かつ前記一方の面側の前記第1領域と隣接する第2領域の一部分に不純物濃度を高く した第1の第2導電型領域、及び第3の第1導電型領域が形成された第2導電型の半導体 層と、前記第2導電型の半導体層の前記一方の面側の前記第1領域及び前記第2領域に積 層された酸化膜層と、前記第1領域の前記酸化膜層上に積層された第1導電型の半導体層 を含むMOS型トランジスタと、前記第2の第1導電型領域に接続された第1電極と、前 記第1の第2導電型領域に接続された第2電極と、前記第3の第1導電型領域に接続され た第3電極と、を備える。 本発明の第2の態様に係る半導体装置は、第1の態様に係る半導体装置において、前記 第2導電型の半導体層の前記一方の面に対向する面と、前記第2電極と、に電圧を印加す る電圧印加手段を備え、前記第1電極及び前記第3電極が接地されている。 【0009】

(4)

本発明の第2の態様に係る半導体装置は、第1の態様に係る半導体装置において、前記 第1の第1導電型領域に、第2導電型の第2の第2導電型領域が前記酸化膜層と接するよ うに形成されると共に、前記第2の第2導電型領域の一部分に前記第2の第2導電型領域 より不純物濃度を高くした第3の第2導電型領域が前記酸化膜層と接するように形成され ており、前記第3の第2導電型領域に接続された第4電極を備える。

[0010]

本発明の第4の態様に係る半導体装置は、第3の態様に係る半導体装置において、前記 第2導電型の半導体層の前記一方の面に対向する面と、前記第2電極と、に電圧を印加す る電圧印加手段を備え、前記第1電極、前記第3電極、及び前記第4電極が接地されてい る。

[0011]

本発明の第5の態様に係る半導体装置の製造方法は、第2導電型の半導体層上に酸化膜層及び第1導電型の半導体層を順次積層する工程と、前記第1導電型の半導体層に活性領域を形成する工程と、前記第1導電型の半導体層の第1領1 域を形成する工程と、前記第1導電型の半導体層上に、絶縁膜を形成する工程と、前記活性領域の位置に基づいて、前記活性領域の下部を含む前記第2導電型の半導体層の第1領 域に第1導電型の不純物を拡散させて第1の第1導電型領域を形成する工程と、前記活性 領域にMOS型トランジスタを形成する工程と、前記第1導電型半導体層の第1電極、第 2電極、及び第3電極を形成する予め定められた領域の前記酸化膜を除去する工程と、前 記第1の第1導電型領域中の、前記酸化膜が除去された第1電極を形成する予め定められ た領域に第1導電型の不純物を拡散させて、第2の第1導電型領域を形成すると共に、第 3電極を形成する予め定められた領域に第1導電型の不純物を拡散させて、第3の第1導 電型領域を形成する工程と、前記酸化膜が除去された第2電極を形成する予め定められた 領域に第2導電型の不純物を拡散させて、第2導電型領域を形成する工程と、前記第1電 極、前記第2電極、及び前記第3電極を形成する工程と、を備える。

【0012】

本発明の第6の態様に係る半導体装置の製造方法は、第5の態様に係る半導体装置の製 造方法において、前記絶縁膜を形成する工程と、前記第1の第1導電型領域を形成する工 程と、の間に、前記活性領域の位置に基づいて、前記活性領域の下部を含む前記第2導電 型の半導体層の第1領域に第2導電型の不純物を拡散させて第2の第2導電型領域を形成 する工程を備える。

【発明の効果】

【0013】

本発明によれば、同一の基板上にダイオードとトランジスタとを混在させた半導体装置 において、トランジスタのゲート電極による制御と無関係に発生するリーク電流を抑制す ることができる、という効果を奏する。

【図面の簡単な説明】

[0014]

【図1】第1の実施の形態に係る半導体装置の概略構成の一例を示す断面図である。 【図2】第1の実施の形態に係る半導体装置の製造方法の一例を説明するための工程図で ある。

【図3】第1の実施の形態に係る半導体装置の製造方法の一例の図2で示した工程の次の 工程を説明するための工程図である。

【図4】第1の実施の形態に係る半導体装置の製造方法の一例の図3で示した工程の次の 工程を説明するための工程図である。

【図 5】第 1の実施の形態に係る半導体装置の製造方法の一例の図 4 で示した工程の次の 工程を説明するための工程図である。 10

20

30

【図6】第1の実施の形態に係る半導体装置の製造方法の一例の図5で示した工程の次の 工程を説明するための工程図である。 【図7】第1の実施の形態に係る半導体装置の製造方法の一例の図6で示した工程の次の 工程を説明するための工程図である。 【図8】第1の実施の形態に係る半導体装置の製造方法の一例の図7で示した工程の次の 工程を説明するための工程図である。 【図9】第1の実施の形態に係る半導体装置の概略構成の一例を示す断面図である。 【図10】第2の実施の形態に係る半導体装置の概略構成の一例を示す断面図である。 【図11】第1の実施の形態に係る半導体装置に長時間X線を照射した場合を説明するた めの説明図である。 【図12】第2の実施の形態に係る半導体装置に長時間X線を照射した場合を説明するた めの説明図である。 【図13】第2の実施の形態に係る半導体装置の製造方法の一例を説明するための工程図 である。 【図14】第2の実施の形態に係る半導体装置の製造方法の一例の図13で示した工程の 次の工程を説明するための工程図である。 【図15】第2の実施の形態に係る半導体装置の製造方法の一例の図14で示した工程の 次の工程を説明するための工程図である。 【図16】第2の実施の形態に係る半導体装置の製造方法の一例の図15で示した工程の 次の工程を説明するための工程図である。 【図17】第2の実施の形態に係る半導体装置の製造方法の一例の図16で示した工程の 次の工程を説明するための工程図である。 【図18】第2の実施の形態に係る半導体装置の製造方法の一例の図17で示した工程の 次の工程を説明するための工程図である。 【図19】第2の実施の形態に係る半導体装置の製造方法の一例の図18で示した工程の 次の工程を説明するための工程図である。 【図20】第2の実施の形態に係る半導体装置の製造方法の一例の図19で示した工程の 次の工程を説明するための工程図である。 【図21】第2の実施の形態に係る半導体装置の概略構成の一例を示す断面図である。 【図22】従来の半導体装置の概略構成の一例を示す断面図である。 【発明を実施するための形態】 【 0 0 1 5 】 [第1の実施の形態] 以下、図面を参照して本発明の第1の実施の形態の半導体装置について詳細に説明する 。なお、以下、電界効果トランジスタをMOS型トランジスタと称する。 [0016] まず、本実施の形態の半導体装置の構成について説明する。本実施の形態の半導体装置 の概略構成の一例の断面図を図1に示す。本実施の形態の半導体装置10は、N型半導体 層14、埋め込み酸化膜16、及びP型半導体層22(220、222、224)が積層 されたSOI基板上に、NチャネルMOS型トランジスタ82と、ダイオード84とが形 成されている。なお、説明の便宜上、SOI基板上のMOS型トランジスタ82が形成さ れる領域を第1領域と称し、一方ダイオード84が形成される領域を第2領域と称する。 N型半導体層14の表面(埋め込み酸化膜16に接している側の面)の第1領域には、 P 型ウェル拡散層 2 8 が形成されており、 P 型ウェル拡散層 2 8 の表面には、 P 型ウェル 拡散 層 2 8 よりも不 純物 濃 度 が 高 い P 型 取 り 出 し 電 極 領 域 4 0 が 形 成 さ れ て い る 。 ま た 、 N 型 半 導 体 層 1 4 の 表 面 の 第 2 領 域 に は 、 ダ イ オ ー ド 8 4 の 一 部 で あ る 、 P 型 取 り 出 し 電

極 領 域 4 2 、 及 び N 型 半 導 体 層 1 4 よ り も 不 純 物 濃 度 が 高 い N 型 取 り 出 し 電 極 領 域 5 0 、

(5)

40

10

20

30

【0018】

52が形成されている。

N型半導体層14に積層された埋め込み酸化膜16上には、P型半導体層220、22 2、224が積層されている。また、埋め込み酸化膜16上の第1領域にはMOS型トラ ンジスタ82が形成されている。

【0019】

MOS型トランジスタ82は、P型半導体層220、ソース、ドレインとチャンネルの間に設けた低濃度不純物領域のLDD(Lightly Doped Drain)領域 32、ゲート酸化膜24、ゲート電極30、及びMOS型トランジスタ82のソース及び ドレインを形成する取り出し電極71、72を備えて構成されている。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

さらに、 埋め込み酸化 膜 1 6 上には、 酸化 膜 1 7 、 及び 層間 膜 1 8 が 積層 されている。 【 0 0 2 1 】

また、 P型ウェル電極である取り出し電極 7 0 は P 型取り出し電極領域 4 0 に接続され ており、アノード電極 7 6 は P 型取り出し電極領域 4 2 に接続されており、カソード電極 7 4、 7 8 は各々 N 型取り出し電極領域 5 0、 5 2 に接続されている。 【 0 0 2 2 】

電源電圧80は、ダイオード84のカソード電極74、78、及びN型半導体層14の 裏面(埋め込み酸化膜16に接していない側の面)にN型半導体層14を空乏化するため のバイアス電圧を印加する。本実施の形態では、具体的一例として、数百Vのバイアス電 圧を印加する。また、半導体装置10上に形成された電極70、及びダイオード84のア ノード電極76は、グランドに接地されている。

このように本実施の形態の半導体装置10では、高抵抗N型基板で形成されたN型半導体層14中に、P型ウェル拡散層28を形成し、グランド電位に固定することにより、N型半導体層14を空乏化するためにN型半導体層14の裏面に高電圧を電源電圧80により印加した場合に、P型ウェル拡散層28と、N型半導体層14と、のPN接合面に空乏層が広がる。当該空乏層のうち、P型ウェル拡散層28側に広がる空乏層が、埋め込み酸化膜16との界面まで到達しないため、P型ウェル拡散層28の表面付近の電位はグランド電位に保たれる。従って、P型半導体層220の埋め込み酸化膜16側の界面に、N型半導体層14の裏面に電源電圧80から印加した電圧は伝達されない。

【0024】

以上説明したように、本実施の形態の半導体装置10によれば、N型半導体層14の裏面及びカソード電極74、78に電源電圧80から電圧を印加した場合、P型半導体層2 20に形成したMOS型トランジスタ82の埋め込み酸化膜16側のチャネル領域が動作 しないため、ゲート電極30による制御に無関係なリーク電流83の発生を抑制すること ができる。

[0025]

次に、本実施の形態の半導体装置10の製造方法について説明する。

【0026】

まず、図2に示すように、埋め込み酸化膜16を挟んで、上側にP型半導体層22、下側にN型半導体層14が積層されたSOI基板を用意する。本実施の形態では、具体的一例として、N型半導体層14は、厚さ700um程度の比抵抗10k ・cmのN型基板を用いており、埋め込み酸化膜16は、厚さ2000 程度のSiO₂酸化膜を用いており、P型半導体層22は、厚さ880 程度の比抵抗10 ・cmのP型基板を用いている。

[0027]

P型半導体層22の上表面に、パッド酸化膜(SiO₂)を形成し、パッド酸化膜上に 窒化膜(Si₃N₄)をCVD等により形成する(図示省略)。さらに、フィールド酸化 膜を形成すべき領域にフォトレジストを塗布し、エッチングにより、窒化膜を除去した後 に、LOCOS(Local Oxidization of Silicon)形成法 により窒化膜をマスクとして、フィールド酸化膜17の形成後、窒化膜及びパッド酸化膜 20

10

を除去する。これにより、図3に示すように、アクティブ領域であるP型半導体層220、222、224が形成される。

【0028】

さらに図4に示すように、P型半導体層220、222、224、及びフィールド酸化 膜17の表面(図3に示した上側全面)にゲート酸化膜24をCVD等により形成し、第 1領域のP型ウェル拡散層28を形成する領域以外の領域を、MOS型トランジスタ82 のアクティブ領域であるP型半導体層220に位置合わせを行ったフォトレジスト26に て覆う。さらに、具体的一例として、注入エネルギー100keV、ドーズ量1.0E1 2~1.0E13cm⁻²程度でB⁺(B⁺27)をP型の不純物として注入する。これ により、N型半導体層14にP型ウェル拡散層28を形成するための不純物が注入された 状態になる。

【0029】

さらに、フォトレジスト26を除去した後に、ポリシリコン膜を堆積し、フォトレジストでパターニングを行ったポリシリコン膜にドライエッチングを行い(図示省略)、図5 に示すようにゲート電極30をP型半導体層220のゲート酸化膜24上に形成する。 【0030】

さらに、図6に示すように、P型半導体層220にソース・ドレインの不純物イオンを 浅く低濃度でイオン注入を行いLDD領域32を形成する。さらに、ゲートパターンを覆 うようにSi₃N₄膜等を形成した後、ドライエッチングを行いゲート電極30の側壁部 にサイドウォールスペーサ34を形成する。この後、再度ドレインのイオンを高濃度に注 入して、MOS型トランジスタ82を形成する。MOS型トランジスタ82の形成後に、 N型半導体層14上に形成するべき、予め定められたN型及びP型それぞれの取り出し電 極(電極70、74、76、78)領域以外の領域をフォトレジストにて覆い、当該フォ トレジストをマスクとして酸化膜17及び埋め込み酸化膜16をエッチングした後、当該 フォトレジストを除去する。

【0031】

さらに、ダイオード84のカソード電極を兼ねたN型の取り出し電極領域50、52を 形成する領域に、具体的一例として、注入エネルギー60keV、ドーズ量5.0E15 cm⁻²程度でP⁺を不純物として注入する。これにより、図7に示すように、N型取り 出し電極領域50、52が形成される。また、ダイオード84のアノード電極を兼ねたP 型取り出し電極領域42、及びP型取り出し電極領域40を形成する領域に、具体的一例 として、注入エネルギー40keV、ドーズ量5.0E15cm⁻²程度でВ⁺を不純物 として注入する。これにより、図7に示すように、P型取り出し電極領域42、及びP型 取り出し電極領域40が形成される。また、P型取り出し電極領域40は、不純物濃度が P型ウェル拡散層28よりも高い状態になる。P型取り出し電極領域40、42、及びN 型取り出し電極領域50、52の形成後、図7に示すように、CVD膜を堆積させて層間 膜18を形成する。

[0032]

さらに、予め定められている、MOS型トランジスタ82の電極(P型半導体層220 の取り出し電極)を形成する領域、及びN型半導体層14の取り出し電極を形成する領域 以外の領域をフォトレジストによりマスキングし、エッチングすることにより、図8に示 すように、コンタクトホール60、61、62、64、66、68を形成する。さらに、 コンタクトホール60、61、62、64、66、68にスパッタによりメタル層を堆積 させる。

[0033]

最後に、スパッタによって形成したメタル層の電極形成領域外の部分をエッチングする ことにより、図9に示すように、取り出し電極70、71、72、74、76、78を形 成する。このように、上述したこれらの工程により、本実施の形態の半導体装置10が製 造される。

[0034]

50

40

10

30

このように、本実施の形態の半導体装置10の製造方法では、P型半導体層22にアク ティブ領域であるP型半導体層220、222、224を形成した後に、P型ウェル拡散 層28を形成するため、P型ウェル拡散層28を形成するための不純物の注入前のホトリ ソ工程で、アクティブ領域(P型半導体層220)を用いてホトリソの位置あわせを行う ことができる。また、P型ウェル拡散層28形成のための不純物を注入した後に、P型半 導体層220にMOS型トランジスタ82を形成しているため、P型ウェル拡散層28に 充分な熱処理を加えることができる。

【0035】

以上説明したように、本実施の形態の半導体装置10の製造方法によれば、 P 型半導体 層22に形成したアクティブ領域(P 型半導体層220)へ最小限のホトリソ合わせズレ 量で P 型ウェル拡散層28を形成し、更に、 P 型ウェル拡散層28の形成のために不純物 を N 型半導体層14に注入した後に、不純物を注入した領域に多くの熱処理が加えられる ため、 P 型ウェル拡散層28をさらに N 型半導体層14内部の深い位置まで形成すること ができる。

[0036]

「第2の実施の形態]

以下、図面を参照して本発明の第2の実施の形態の半導体装置について詳細に説明する

[0037]

まず、本実施の形態の半導体装置の構成について説明する。図10に、本実施の形態の ²⁰ 半導体装置11の概略構成の一例の断面図を示す。なお、本実施の形態の半導体装置11 は、第1の実施の形態の半導体装置10と略同一の構成であるため、同一部分には同一符 号を付し、詳細な説明を省略する。

【0038】

本実施の形態の半導体装置11に備えられたN型半導体層15は、P型ウェル拡散層2 8の中に、埋め込み酸化膜16と接するようにN型ウェル拡散層90が形成されており、 さらに、N型ウェル拡散層90の表面には、N型ウェル拡散層90よりも不純物濃度が高 いN型取り出し電極領域92が形成されている。また、N型ウェル電極である電極94が N型取り出し電極領域92に接続されている。また、電極94は、P型ウェル電極である 電極70及びダイオード84のアノード電極である電極76と共に、グランドに接地され ている。

【0039】

ー般的に、X線センサとして用いる場合、半導体装置10は、X線の照射により、絶縁 膜 (埋 め 込 み 酸 化 膜 1 6 、 酸 化 膜 1 7 、 層 間 膜 1 8) が 正 (プ ラ ス)に 帯 電 す る こ と が 知 られており、さらにX線の照射を続けることにより、蓄積される電荷量が増加していく。 例えば、第1の実施の形態の半導体装置10では、X線の照射によって蓄積された正の電 荷のうち、特に埋め込み酸化膜16と、N型半導体層14の界面付近に蓄積された電荷の 影響でP型ウェル拡散層28の表面(埋め込み酸化膜16に接している側の面)が空乏化 してしまう場合がある。このような場合、グランド電位に保たれていたP型ウェル拡散層 2 8 の表面付近の電位が、 N 型半導体層 1 4 の裏面に電源電圧 8 0 によりバイアス電圧を 印加した際に、 P 型ウェル拡散層 2 8 側から拡がる空乏層と、 P 型ウェル拡散層 2 8 と N 型 半 導 体 層 1 4 との PN 接 合 面 側 か ら 拡 が る 空 乏 層 と 、 が 繋 が っ た 時 点 で 保 た れ な く な っ てしまう。空乏層同士が繋がった場合、埋め込み酸化膜16を介してN型半導体層14の 裏 面 に 印 加 さ れ た バ イ ア ス 電 圧 が M O S 型 ト ラ ン ジ ス タ 8 2 に 伝 達 し 、 ゲ ー ト 電 極 3 0 に よる制御に無関係にリーク電流83が発生してしまう。さらに、X線を長時間照射するこ とにより蓄積される電荷の蓄積量が増加するため、P型ウェル拡散層28表面からの空乏 層の拡がり量も増加してしまう。第1の実施の形態の半導体装置10に長時間X線を照射 させた場合の、電荷蓄積量とバイアス電圧との関係を図11に示す。また、第2の実施の 形態の半導体装置11に長時間X線を照射させた場合の、電荷蓄積量とバイアス電圧との 関係を図12に示す。図11、12に示すように、半導体装置10では、電荷蓄積量の増 10

加と共にリーク電流83が発生し、基板バイアスが低下する。一方、半導体装置11では 、電荷蓄積量が増加しても基板バイアスが低下しない。 【0040】

(9)

このように本実施の形態の半導体装置11では、高抵抗N型基板で形成されたN型半導体層15中に、N型ウェル拡散層90を形成することにより、X線の照射によって埋め込み酸化膜16とN型半導体層15の界面付近に電荷が蓄積された場合でも、N型ウェル拡散層90の表面には多数キャリアである電子が蓄積されるため、空乏層が拡がらない。また、本実施の形態の半導体装置11では、N型ウェル拡散層90はP型ウェル拡散層29 中に形成されている。すなわちN型ウェル拡散層90を覆うようにP型ウェル拡散層29 が形成されており、N型ウェル拡散層90をで覆うようにP型ウェル拡散層29 が形成されており、N型ウェル拡散層90をで覆うようにP型ウェル拡散層29 が形成されており、N型ウェル拡散層90とP型ウェル拡散層29との間にも空乏層が拡がらない。 これにより、N型半導体層15を空乏化するためにN型半導体層15の裏面に高電圧のバイアス電圧を印加した場合に、P型ウェル拡散層29とN型半導体層15との間のP N接合面に拡がった空乏層のうち、P型ウェル拡散層29に拡がる空乏層が、N型半導体 層15との接合面まで到達しないため、X線照射による電荷蓄積量とは無関係にP型ウェ ル拡散層29の表面付近の電位がグランド電位に保たれる。従って、P型半導体層220 の埋め込み酸化膜16側の界面にN型半導体層15の裏面に電源電圧から印加した電圧は 伝達されない。

【0041】

以上説明したように、本実施の形態の半導体装置11によれば、X線の照射によって埋 20 め込み酸化膜16とN型半導体層15との界面付近に電荷が蓄積された場合であっても、 P型半導体層220に形成したMOS型トランジスタ82の埋め込み酸化膜16側のチャ ネル領域が動作しないため、ゲート電極30による制御に無関係なリーク電流83の発生 を抑制することができる。

【0042】

次に、本実施の形態の半導体装置11の製造方法について説明する。なお、本実施の形 態の半導体装置11の製造方法は、第1の実施の形態の半導体装置10の製造方法と略同 ーの工程であるため、同一工程については詳細な説明を省略する。なお、本実施の形態の 図13は第1の実施の形態の図2に対応し、図14は図3に対応し、図16は図4に対応 し、図17は図5に対応し、図18は図6に対応し、図19は図7に対応し、図20は図 8に対応する。

【0043】

まず、図13に示すように、埋め込み酸化膜16を挟んで、上側にP型半導体層22、 下側にN型半導体層14が積層されたSOI基板を用意する。

[0044]

さらにLOCOS形成法によりフィールド酸化膜17の形成し、図14に示すように、 アクティブ領域であるP型半導体層220、221、222、224が形成される。 【0045】

さらに図15に示すように、 P型半導体層220、221、222、224、及びフィ ールド酸化膜17の表面にゲート酸化膜24を形成し、第1領域のN型ウェル拡散層90 を形成する領域以外の領域を、 MOS型トランジスタ82のアクティブ領域であるP型半 導体層220に位置合わせを行ったフォトレジスト25にて覆う。さらに、具体的一例と して、注入エネルギー160keV、ドーズ量1.0E12~1.0E13cm⁻²程度 で P⁺(P⁺89)をN型の不純物としてチルト角7度で注入する。これにより、 N型半 導体層14にN型ウェル拡散層90を形成するための不純物が注入された状態になる。 【0046】

さらに、図16に示すように、フォトレジスト25を除去した後に、N型の不純物を注入した領域も含めた、P型ウェル拡散層29を形成する領域以外の領域をフォトレジスト26にて覆う。P型ウェル拡散層29を形成するためのP型不純物の注入は、N型ウェル拡散層90を形成するためにN型不純物を注入したよりも深く、N型ウェル拡散層90と

10

P型ウェル拡散層29との間にジャンクションが形成されるように、注入する。本実施の 形態では具体的一例として、注入エネルギー220keV、ドーズ量1.0E12~1. 0E13cm⁻²程度でB⁺(B⁺27)をP型の不純物としてチルト角0度で注入する 。これにより、N型半導体層14にP型ウェル拡散層29を形成するための不純物が注入 された状態になる。

【0047】

さらに、図17に示すように、ゲート電極30を形成した後、図18に示すように、P型半導体層220に浅く低濃度でイオン注入を行いLDD領域32を形成し、さらにサイドウォールスペーサ34を形成し、高濃度のイオンを注入してMOS型トランジスタ82を形成する。MOS型トランジスタ82の形成後に、予め定められたN型及びP型それぞれの取り出し電極(電極70、74、76、78、94)領域以外の領域をフォトレジストにて覆ってエッチングした後、当該フォトレジストを除去する。

さらに、ダイオード84のカソード電極を兼ねたN型の取り出し電極領域50、52、 及びN型取り出し電極領域92を形成する領域に、N型の不純物を注入する。これにより 、図19に示すように、N型取り出し電極領域50、52、92が形成される。また、N 型取り出し電極領域92は、不純物濃度がN型ウェル拡散層90よりも高い状態になる。 【0049】

また、ダイオード84のアノード電極を兼ねたP型取り出し電極領域42、及びP型取 り出し電極領域41を形成する領域に、P型の不純物を注入する。これにより、図19に 示すように、P型取り出し電極領域42、及びP型取り出し電極領域41が形成される。 また、P型取り出し電極領域41は、不純物濃度がP型ウェル拡散層29よりも高い状態 になる。P型取り出し電極領域40、41、及びN型取り出し電極領域50、52、92 の形成後、図19に示すように層間膜18を形成する。

【 0 0 5 0 】

さらに、予め定められている、MOS型トランジスタ82の電極(P型半導体層220の取り出し電極)を形成する領域、及びN型半導体層15の取り出し電極を形成する領域 以外の領域をエッチングすることにより、図20に示すように、コンタクトホール60、 61、62、64、66、68、69を形成し、スパッタによりメタル層を堆積させる。 【0051】

最後に、スパッタによって形成したメタル層の電極形成領域外の部分をエッチングする ことにより、図21に示すように、取り出し電極70、71、72、74、76、78、 94を形成する。このように、上述したこれらの工程により、本実施の形態の半導体装置 11が製造される。

【0052】

このように本実施の形態の半導体装置11の製造方法では、 P 型半導体層22 にアクティブ領域である P 型半導体層220、221、222、224を形成した後に、 N 型ウェル拡散層90及び P 型ウェル拡散層29を形成するため、各々のウェル拡散層を形成するための不純物の注入前のホトリソ工程で、アクティブ領域(P 型半導体層220)を用いてホトリソの位置あわせを行うことができる。また、各々のウェル拡散層形成のための不純物を注入した後に、 P 型半導体層220にMOS型トランジスタ82を形成しているため、 N 型ウェル拡散層90及び P 型ウェル拡散層29に充分な熱処理を加えることができる。

【0053】

以上説明したように、本実施の形態の半導体装置11の製造方法によれば、P型半導体 層22に形成したアクティブ領域(P型半導体層220)へ最小限のホトリソ合わせズレ 量でN型ウェル拡散層90及びP型ウェル拡散層29を形成し、更に、各々のウェル拡散 層の形成のために不純物をN型半導体層15に注入した後に、不純物を注入した領域に多 くの熱処理が加えられるため、N型ウェル拡散層90及びP型ウェル拡散層29をさらに N型半導体層15内部の深い位置まで形成することができる。 10

30

[0054]

なお、上記第1の実施の形態では、第1導電型をP型、第2導電型をN型とし、P型ウェル拡散層28を備えたN型半導体層14上に埋め込み酸化膜16を介してP型半導体層22が形成され、P型半導体層22を含むMOS型トランジスタ82を備えた半導体装置10について詳細に説明したがこれに限らず、第1導電型をN型、第2導電型をP型として、N型ウェル拡散層を備えたP型半導体層上に埋め込み酸化膜を介してN型半導体層が形成され、N型半導体層を含むMOS型トランジスタを備えた半導体装置であってもよい。また、第2の実施の形態についても同様に、第1導電型をP型、第2導電型をN型とし、埋め込み酸化膜16が負に帯電する場合に、P型ウェル拡散層が形成されたN型ウェル拡散層を備えたP型半導体層上に埋め込み酸化膜を介してN型半導体層が形成され、N型半導体層を含むMOS型トランジスタを備えた半導体装置であってもよい。

【0055】

特願2010-052173の開示はその全体が参照により本明細書に取り込まれる。 本明細書に記載された全ての文献、特許出願、および技術規格は、個々の文献、特許出 願、および技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同 程度に、本明細書中に参照により取り込まれる。

【符号の説明】

【0056】 10、11 半導体装置 14、15 N型半導体層 16 埋め込み酸化膜 22、220、221、222、224 P型半導体層 28、29 P型ウェル拡散層 30 ゲート電極 40,41,42 P型取り出し電極領域 50、52、92 N型取り出し電極領域 70、71、72、74、76、78、94 電極 8 0 雷 源 雷 圧 82 MOS型トランジスタ 84 ダイオード 90 N 型 ウ ェ ル 拡 散 層

30

20













【図10】



【図11】



【図12】



【図13】



【図3】







【図5】



【図7】











【図14】



【図15】



【図16】



【図17】



【図18】



【図19】











【図22】





【国際調査報告】

	INTERNATIONAL SEARCH REPORT	Internati	ional application No.	
		PCT/JP2011/055546		
A. CLASSIFI H01L27/08 H01L27/08	CATION OF SUBJECT MATTER 2(2006.01)i, G01T1/24(2006.01)i, 28(2006.01)i, H01L29/786(2006.01	<i>H01L21/8234</i> (2006))i	5.01)i,	
According to In	ternational Patent Classification (IPC) or to both nationa	l classification and IPC		
B. FIELDS SH	EARCHED			
Minimum docur H01L27/08	nentation searched (classification system followed by classification system system followed by classification system system followed by classification system system followed by	assification symbols) 7/088, H01L29/786		
Documentation Jitsuyo Kokai J	searched other than minimum documentation to the exte Shinan Koho 1922-1996 Ji itsuyo Shinan Koho 1971-2011 To	nt that such documents are inch tsuyo Shinan Toroku roku Jitsuyo Shinan	uded in the fields searched Koho 1996–2011 Koho 1994–2011	
Electronic data l	base consulted during the international search (name of o	lata base and, where practicable	e, search terms used)	
C. DOCUME	NTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where ap	propriate, of the relevant passag	ges Relevant to claim No.	
Y A	JP 09-115999 A (Denso Corp.) 02 May 1997 (02.05.1997), fig. 1 & US 5751041 A fig. 1	,	1-3,5,6 4	
Y A	JP 2000-208714 A (Sharp Corp 02 July 2000 (02.07.2000), fig. 11 (Family: none)	-),	1-3,5,6 4	
Y A	JP 62-183554 A (Fujitsu Ltd. 11 August 1987 (11.08.1987), fig. 1 (Family: none)),	1-3,5,6 4	
× Further d	bocuments are listed in the continuation of Box C.	See patent family annex	x.	
 Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) 		 "T" later document published at date and not in conflict with the principle or theory under "X" document of particular rele considered novel or canno step when the document is "Y" document of particular rele considered to involve an 	later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is	
"O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search		combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
01 Jun	e, 2011 (01.06.11)	14 June, 2011	(14.06.11)	
Name and maili Japane	ng address of the ISA/ se Patent Office	Authorized officer		
Facsimile No. Form PCT/ISA/2	10 (second sheet) (July 2009)	Telephone No.		

	INTERNATIONAL SEARCH REPORT	International application No.		
		PCT/JP2011/055546		
C (Continuation)	DOCUMENTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where appropriate, of the relev	vant passages	Relevant to claim No.	
Y	JP 09-162417 A (Northern Telecom Ltd.), 20 June 1997 (20.06.1997), fig. 10 (Family: none)		3,6	
Y	JP 2007-294765 A (Oki Electric Industry Ltd.), 08 November 2007 (08.11.2007), fig. 2 (Family: none)	Co.,	5,6	
A	<pre>JP 2007-242950 A (Toshiba Corp.), 20 September 2007 (20.09.2007), entire text; all drawings & US 2007/0210418 A1 entire text; all drawings</pre>		1-6	
A	JP 2005-347539 A (Toshiba Corp.), 15 December 2005 (15.12.2005), entire text; all drawings & US 2005/0269642 A1		1-6	
A	JP 2007-142145 A (Seiko Epson Corp.), O7 June 2007 (07.06.2007), entire text; all drawings (Family: none)		1-6	

Form PCT/ISA/210 (continuation of second sheet) (July 2009)

	国際調査報告	国際出顧番号 PCT/JP2011/055546		
 A. 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl. H01127/08 (2006, 01) i, G01T1/24 (2006, 01) i, H01L21/8234 (2006, 01) i, H01L27/088 (2006, 01) i, H01L29/786 (2006, 01) i 				
B. 調査を行	ティた分野			
調査を行った最 Int.Cl. He	調査を行った最小限資料(国際特許分類(IPC)) Int.Cl. H01L27/08, G01T1/24, H01L21/8234, H01L27/088, H01L29/786			
 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2011年 日本国実用新案登録公報 1996-2011年 日本国登録実用新案公報 1994-2011年 				
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)				
C. 関連する	と認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示		関連する 請求項の番号	
Y A	JP 09-115999 A(株式会社デンソー)1997.05.02, 第1図 & US 5751041 A, 第1図		1-3, 5, 6 4	
Y A	JP 2000-208714 A (シャープ株式会社) 2000.07.02, 第11図 (フ rミリーなし) 1-3,5,6 4			
Y A	JP 62-183554 A (富士通株式会社) 1987.08.11, 第1図 (ファミリ ーなし) 1-3,5,6 4			
☑ C欄の続きにも文献が列挙されている。 ☑ パテントファミリーに関する別紙を参照。				
 * 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示す もの 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用す る文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの 「&」同一パテントファミリー文献		
国際調査を完了した日 01.06.2011		国際調査報告の発送日 14.06.2011		
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官(権限のある職員) 宇多川 勉 電話番号 03-3581-1101 内線 3498		

様式PCT/ISA/210 (第2ページ) (2009年7月)

	国際調查報告	国際出願番号 PCT/JP20	11/055546	
C(続き).	 C(続き). 関連すると認められる文献			
引用文献の カテゴリー*	朝連する 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求項の番号			
Y	JP 09-162417 A (ノーザン・テレコム・リ 10図(ファミリーなし)	ミテッド) 1997.06.20, 第	3, 6	
Y	JP 2007-294765 A(沖電気工業株式会社) ァミリーなし)	2007.11.08, 第2図 (フ	5,6	
А	JP 2007-242950 A(株式会社東芝)2007. 2007/0210418 A1, 全文, 全図	1-6		
А	JP 2005-347539 A(株式会社東芝)2005. 2005/0269642 A1	1-6		
А	JP 2007-142145 A(セイコーエプソン株式 全図(ファミリーなし)	弌 会社)2007.06.07,全文,	1-6	

フロントページの続き

(81)指定国 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,T M),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,R S,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB, BG,BH,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,I D,IL,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO ,NZ,OM,PE,PG,PH,PL,PT,RO,RS,RU,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN, ZA,ZM,ZW

(出願人による申告)平成21年度、文部科学省、先端計測分析技術・機器開発事業に係る委託業務、開発課題 名「SOI技術による時間・空間X線イメージセンサー」、産業技術力強化法第19条の適用を受ける特許出願

(72)発明者 新井 康夫

茨城県つくば市大穂1番地1 大学共同利用機関法人 高エネルギー加速器研究機構内

- (72)発明者 沖原 将生
 - 宮城県黒川郡大衡村沖の平1番
- (72)発明者 葛西 大樹 宮城県黒川郡大衡村沖の平1番

F ターム(参考) 5F048 AA07 AC01 AC10 BA01 BA09 BA16 BA19 BA20 BB05 BB14 BB16 BC06 BE02 BE03 BE09 BF16 BF18 BG12 DA27 5F110 AA06 BB04 BB10 CC02 DD01 DD13 DD22 EE09 EE32 FF01 FF29 GG02 GG32 HJ13 HL02 HL23 HM15 NN02 NN35 NN62 NN66 NN71

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に 係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法 第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。