 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
|
||||||||||||||||||
|
|
|||||||||||||||||
|
|
|
|
|
||||||||||||||
|
|
|||||||||||||||||
|
|
|||||||||||||||||
|
|
|||||||||||||||||
|
|
|||||||||||||||||
 |
>ホーム >ニュース >News@KEK >この記事 |  |
last update:08/09/25 |
|
|||
 超小型の放射線イメージセンサー 2008.9.25 |
||||||||||||||||||||||||||||||||||||||||||||
|
〜 絶縁技術で放射線検出器を作る 〜 |
||||||||||||||||||||||||||||||||||||||||||||
|
私達の身の回りでは、半導体を用いたさまざまなLSI（大規模集積回路）が使われています（図１）。少し前まではLSIは主にデジタル信号を使った計算や通信を行っていただけですが、今では無線、カメラ、マイク、圧力センサー、加速度センサー等さまざまな機能がLSIの中に組みこまれるようになってきました。 センサーと集積回路を一つに 素粒子の実験に用いられる放射線センサーも半導体を用いて作られる事が多いのですが、読み出し用LSIの中に完全には一体化されていません。この理由は主に、放射線センサーで使うシリコン（高抵抗率・高純度）と、LSI用シリコン（低抵抗率・多くの不純物導入）の特性の違いが大きい為です。また、扱う電圧も異なる為、ひとつのチップ内に混在させる事が難しいのです。そこでこれまでは、センサーとLSIは別々の工程で製造し、後でワイヤーや金属の突起により機械的に接続するということが行われています。しかしながら、この方法では様々な点で性能向上が限界に達してしまっています。 KEKの測定器開発室では、最近実用化された絶縁膜上シリコン（SOI：Silicon-On-Insulator）という技術を利用して、LSIと一体化した放射線イメージセンサーの開発を行っています。SOIでは多くの放射線センサーと信号処理回路の両方をひとつのチップ内に実現する事により、高速、高分解能、高機能化や、放射線測定の邪魔になる物質の量を減らすことができるといったメリットが得られるだけでなく、量産化によるコストの低減も可能となります。 この技術が発展すれば、将来は携帯電話で写真を撮るような手軽さで、放射線イメージも撮影出来るようになるかもしれません。また、超小型、低消費電力になる事から、生体内に埋め込む事も可能となり、脳の中の物質の微細な変化を観測するといった事も可能になるかもしれません。 SOI技術 90年代後半より、シリコン層の下に二酸化シリコン（SiO2）の絶縁層を埋め込むことによりトランジスターを完全に分離し、高速化をはかるSOI技術が実用化され、IBM Power PC、AMD Athlon、SONY Cellプロセッサーなどの用途から広がりだしました。面白いことに現在主流のゲーム機はすべてSOIによるプロセッサー（演算装置）を使っているのです。SOI技術は、同じ設計ルールで製造しても従来形より一世代進んだ特性を示し、今後のLSIプロセスの主流になるものと期待されています。 通常、LSIを作る際にはシリコンをウェハーと呼ばれる薄い円盤にして加工します。現在ほとんどのSOIウェハーは、二つの異なるシリコンウェハーを貼合せ、薄いシリコン層をもう一方のウェハーに転写する方法で製造します（図２）。この製造方法では、異なる二枚のウェハーを出発点に張り合わせを行うので、下側を高抵抗ウェハー、上側を低抵抗ウェハーと言ったように、異なる特性のシリコンウェハーを一体化する事が出来ます。この技術により、半導体放射線センサーと信号読み出しの電子回路を、一枚のウェハー上で実現する可能性が出てきたのです。 SOI Pixel検出器の特徴 KEKでは2005年より、日本で初めてSOIプロセスを用い量産化を開始した沖電気工業（株）との共同で、SOI技術を用いたピクセル（画素）型の放射線検出器の開発を始めました。沖電気は、太陽電池で動く電波時計用LSI等にこの技術を用いています。 SOIピクセル検出器の構造の概略を図３に示します。ピクセルの大きさや読み出し回路は、検出する放射線の種類や実験の方式により異なりますが、ピクセルサイズ10〜200μm角程度で、加速器実験用やＸ線回折用の検出器を開発しています。下部のシリコン内にp-n接合を形成しBOX（Buried Oxide：半導体内酸化膜）という層を通して上部の回路に接続を行います。p-n接合部には逆バイアスをかけ、放射線が通過した際に生成される電荷が電極に集められ、信号を検出します。回路部では必要に応じて、信号の増幅、エネルギー弁別、記録、計数等の処理を行います。 開発を進めていく上で問題となることの一つは、半導体プロセスには多額の費用がかかるのという事です。この為、測定器開発室では国内外の他の大学・研究所にも呼びかけて、多くの設計を集め、同時にプロセスを行う事で、費用を分担するようにしました。図４に様々な設計を載せて試作を行った0.2μm SOI CMOSプロセスのウェハー写真を示します。0.2μmというのは、そのプロセスでどれくらい細い線が引けるかの目安となる値です。 SOI検出器では通常のLSIと違い、高い逆電圧（10〜300V）を必要とするセンサーと、微小電圧を増幅する読み出し回路が非常に近い位置（〜200nm）にある為、センサー電圧が読み出し回路のトランジスターに与える影響や、隣りの信号線との混信等に気をつける必要があります。この為事前に、回路設計のソフトを用いてシミュレーションを行い、様々な構造を検討します。ピクセル電極付近の電場の様子を計算したものを図５に示します。放射線がセンサー部で反応を起こすと電子ー正孔対を生成しますので、これが電気力線に沿ってp+と書いたピクセル電極に集まってきます。集まった電荷は上部シリコン内の回路で増幅や計数等の処理が行われます。電場の弱い部分をなくし、発生した電荷をすべて短時間で集めるような構造が必要です。 これまでの成果 開発した放射線イメージセンサーのひとつ（CNTPIX2）の写真を図６に示します。CNTPIX2は計数型と呼ばれる検出器で、大きさ10.2mm角のチップの中に、60μm角のピクセルが128×128（約１万６千）画素並んでいます。このチップではピクセル毎に放射線のエネルギーの弁別が行われ、入射したＸ線をひとつひとつ計数して行く事が出来ます。 一方、積分型と呼ばれる検出器では回路構成が簡単なので、ピクセルの大きさを20μm角以下と小さくし、高解像度を得る事が可能です。センサーの前にマスクを置いて、レーザー光により像を撮影したものを図７に示します。2006年に作成した最初のチップは、わずか〜1,000（32×32）画素でしたが、2008年のものは〜16,000（128×128）画素と16倍に増やす事が出来ました。 さらにＸ線により撮影した像を図８、図９に示します。25μm幅の線（20lp/mm）がきれいに見える事から、ほぼ予想通りの分解能が得られている事がわかります。 おわりに 実はSOIイメージセンサーは放射線だけでなくレンズを付けると図10に示すように、可視光による撮影を行う事も出来ます。これは、Ｘ線や荷電粒子による放射線のイメージと同時に光学像も得られるという事で、対象の位置確認が容易に行えるようになり医学利用等に於いて大事な要素です。 今後は、さらに高画素化や高機能化、高感度化等を測りながら、実用化に向けての開発が続きます。
|
| |||||||||||||||||||||||||||||||||||||||||||
|
|
|
|
|
||
| copyright(c) 2008, HIGH ENERGY ACCELERATOR RESEARCH ORGANIZATION, KEK 〒305-0801 茨城県つくば市大穂1-1 |
||
