 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
|
||||||||||||||||||
|
|
|||||||||||||||||
|
|
|
|
|
||||||||||||||
|
|
|||||||||||||||||
|
|
|||||||||||||||||
|
|
|||||||||||||||||
|
|
|||||||||||||||||
 |
>ホーム >ニュース >News@KEK >この記事 |  |
last update:05/05/02 |
|
|||
 手づくりVLSI 2005.4.28 |
||||||||||||||||||||||||||||||||||
|
〜 カスタム半導体集積回路の情報を共有 〜 |
||||||||||||||||||||||||||||||||||
|
高エネルギー物理学の大型実験装置からは数百万、数千万という膨大な数の電気信号が出力されます。その信号を読み出す電子回路には、数多くの大規模集積回路（VLSI）が用いられています。 VLSIを利用することで実験装置は大幅な小型化に成功しましたが、VLSIの設計は誰にでもできるようなものではありませんでした。いろいろな電気信号を読み出すための「部品」となるVLSI上の回路ブロックの情報は一種の知的財産です。この知的財産を公開することによって、VLSIの設計に参加する研究者や技術者の数を大幅に増やすことができます。情報公開によってさらに高度な部品の知的財産を急速に蓄積していくという試みが、大学等の研究機関との連携のもと、KEKの研究者によって進められています。 研究者みずからVLSIを設計 従来の高エネルギー実験ではSSI/MSIと呼ばれる小規模の集積回路を組み合わせて、検出器からの電気信号を 読み出したり処理するモジュールを用いていました。このモジュールは40cm四方ほどの大きさがあり、電気信号のチャンネルの数が増えると、消費電力が大きくなったり、モジュールを設置する場所がたくさん必要になってきます。 検出器からの信号を処理するために特別に設計したVLSIを用いると、このモジュールの機能を数ミリ四方のシリコンチップで実現することができます。VLSIはBelle測定器のバーテックス検出器の読出し回路や、LHC計画のATLAS検出器など、様々な目的で用いられています。 従来の電子モジュールの設計であれば、電子部品のカタログを調べたりして必要な電子回路の要素を入手することができたのですが、VLSIを使う場合、これらの回路要素をすべて自分たちで設計しなければならないという難しさがあります。また、粒子検出器の高度化に対応するために、従来とは全く異なった方式の電子回路を迅速に開発できるようにする必要もあります。 そこでKEKでは、これまでに開発した集積回路の中で実績のある回路ブロックを複数の実験グループや検出器の読み出しで相互に利用しあうことによって、大規模かつ複雑なアナログ集積回路を短期間で効率的に、かつ確実に開発することができる仕組みの構築を模索してきました。 VLSIの回路のサイズは年を追うごとにどんどんと微細化の度合いを深めていて、現在はゲート長が100ナノメーターよりも短かくなっています。開発の体制が特定の製造メーカーの特定の製造プロセスだけに対応していたりすると、すぐに時代遅れになってしまう可能性があります。また、VLSIになじみの薄い人たちでもそれまでの設計を再利用することが容易になるように配慮する必要がある一方で、製造プロセスへの依存性をできるだけ排除した一定の抽象度を有する「再利用可能な集積回路の構成ブロックの集合体（IP）」を構築することが不可欠です。 このような目的を達成し易くするために、KEKでは回路ブロック情報（IP）を公開して、その活用を促すと同時に、多数の協力者を得て、規模や内容を加速度的に整備していこうとしています。 200ミクロン四方の分光型２次元配列増幅器のピクセル 図４は、このような手法によって、宇宙航空研究開発機構 宇宙科学研究本部との 共同研究によって開発されたX線検出器のための4096チャンネル構成の分光型２次元 配列増幅器アレー（エネルギースペクトルを計測することができる回路を並べたも の）のレイアウト図（１ピクセル分）です。それぞれのピクセルは200ミクロン四方の領域に前置増幅器、整形増幅器、ピークホールド回路、コンパレータ、アナログマルチプレクサなどの回路が組み込まれていて、左上部に設けられたボンディングパッド部のところで、カドミウムテルライド（CdTe）、シリコン（Si）等の素材で構成された放射線検出器と金属の微小な突起を用いて（バンプ）接合されるようになっています。このピクセル型増幅器アレーは、ピクセルあたり150マイクロワットという低電力動作にもかかわらず、その雑音レベルは100電子以下という超低雑音を達成することができます。 このVLSIのプロトタイプとして製作されたラインセンサー対応のもの（図５）を用いて測定されたガンマ線のスペクトルが図６です。ピクセル型増幅器アレーのエネルギー分解能は、このプロトタイプの3〜4倍に達することが見込まれています。信号処理の方式、バイアス回路の安定化、電源感度の最小化、半導体プロセスの選択等多面的な設計上の工夫の成果です。現在、ピクセル型増幅器アレーの設計データから作られる最初のロットがTSMC社の0.25ミクロンのCMOSプロセスで作られることになっています。 回路ブロック情報の共有と「ビッグバン」 KEKではこのようにVLSI内部でアナログ信号を処理するための回路ブロック情報を「Analog VLSI Open-IP」と名付けて公開しています。すでに回路ブロックの開発の生産性は急速に向上しつつあります。具体的には、B-ファクトリーにおける粒子識別を目的としたイメージング型エアロジェル検出器の読出し回路や、Time-of- propagation（TOP）検出器用のTime-to-amplitude converter（TAC）回路、また、国際リニアコライダーの衝突点モニターを目的とした、３Ｄ検出器用ピクセル型増幅器アレー等の開発へと展開しています。さらに、宇宙機搭載をめざして、前記4096チャンネルピクセル型増幅器アレーや超低雑音CCD読出し回路及びそれらの派生的VLSIが多数試作開発されています。
|
| |||||||||||||||||||||||||||||||||
|
||
| copyright(c) 2004, HIGH ENERGY ACCELERATOR RESEARCH ORGANIZATION, KEK 〒305-0801 茨城県つくば市大穂1-1 |
||
