絶縁体界面に現れる導電性制御のしくみを世界で初めて解明

国立大学法人　大阪大学
大学共同利用機関法人　高エネルギー加速器研究機構

1．背景

ハイビジョン化、3D化と情報量が増える一方、パソコンや携帯端末等を軽小化させている技術を支えているのは、電子デバイスの微細化、高集積化です。このような電子デバイスの微細化に伴い、絶縁体や半導体の微小領域でのふるまいが研究される中、2004年に東京工業大学の大友明教授とスタンフォード大学のハロルド ファン教授によって、絶縁体同士(SrTiO₃/LaAlO₃)の界面に金属層が生じる場合があることが報告されました。これは、チタン酸ストロンチウム(SrTiO₃)基板の表面にチタンと酸素の層(TiO₂層)が出る場合は高い電気伝導が見られるという現象です。なお、ストロンチウムと酸素の層(SrO層)が表面に出ている場合は必ず絶縁体になるということがわかっています(図1)。
この現象は、絶縁体同士の界面が金属になるという大きな変化が意外であったこと、デバイスを作ろうとした場合に意図せずに絶縁が破れてしまう可能性があることなどの理由から注目を集め、盛んに研究されてきましたが、なぜ電気伝導が基板の選択によって大きな影響を受けるのかははっきりしていませんでした。

2．研究内容

基板の構造の違いが性質に影響を及ぼしていることから、「電気伝導の違いは二種類の界面の構造に起因している。」と考えた若林准教授らは、二種類の界面の構造を非破壊で測定できる表面X線回折法^*3を用いて構造の比較を行いました。

ファン教授のグループにより作製されたTiO₂層が表面に出ているSrTiO₃基板にLaAlO₃を5層(厚さ2ナノメートル)蒸着した試料(n型^*4界面)と、SrO層が表面に出ているSrTiO₃基板にLaAlO₃を5層蒸着した試料(p型^*5界面)を、KEK放射光科学研究施設PFのBL-3Aを用いて表面X線回折を行い、測定結果の解析から図2のような電子密度^*6分布を得ました。
その結果、2種類の界面では主に以下の２点で異なる構造を持っていることが明らかとなりました。

(1) n型界面では製膜時にランタン(La)が0.5ナノメートルの深さ範囲で基板側のストロンチウム(Sr)と置き換わっている。
(2) n型界面ではSrTiO₃基板側に数ナノメートル以上、解析可能な範囲全体にわたる広い深さ範囲で分極^*7しているのに対し、p型界面では界面から１ナノメートル程度の範囲でしか分極していない(図1下段)。

この特徴のうち、導電性の違いの鍵を握るのは、(2)の分極の違いです。これまでの研究でn型界面における電気伝導は、10ナノメートル程度の厚さで生じていることが知られています。この伝導電子の分布している範囲は、(2)で観測された分極している範囲とよい対応が見られました。そのため、観測された分極の違いが導電性の違いを生んでいることが明らかになりました。
さらに詳細な検討の結果、p型界面では製膜プロセスでSrが欠損している可能性が高いことが分かりました。この欠損が分極構造の違いに直結しているため、製膜法の工夫によりSrが抜けないようにするか、あるいは後から欠損を補う操作によってp型界面の特性を変えられる可能性を示しました。

本研究成果は米国科学誌Physical Review Lettersの2011年7月15日号(現地時間)に掲載されました。
＜論文名＞
Structural comparison of n-type and p-type LaAlO₃/SrTiO₃ interfaces(日本語名：n型，p型のアルミン酸ランタン/チタン酸ストロンチウム界面の構造比較)

3．今後の展開

様々な特性を示す金属酸化物を電子デバイスとして応用する場合、薄膜や界面の性質が重要となっています。界面は殊に制御が難しく、今回のように絶縁体同士の界面が金属になるなど、予期せぬ特性が表れることがあります。本研究では非破壊で観測を行い、電気的特性と直接関係する構造情報を取りだすことに成功し、性質の起源を解明しました。電気特性と関係する構造を制御することにより、予期せぬ不具合を軽減したり、積極的に利用した新しい特性への可能性を拓きました。
また、このような電気特性と関係する構造の解析は、デバイス開発の段階で頻繁に生じており、シリコン表面の研究は盛んに行われています。本研究は、金属酸化物でも同レベルの構造解析が可能であることを示しており、今後この手法の応用に繋がると期待されています。

図1　(上段)設計上の界面構造と導電性　(下段)観測された現実の構造

実際の導電界面ではLaが基盤側に侵入しており、また大きな厚さ領域で分極(酸素が表面よりに動き、金属が逆向きに動いた状態)している。この分極が導電性を生んでいる。

図2　界面付近の電子密度

横軸のz=0を設計上の界面の位置として、深さごとの原子を構成している電子の粗密を表している。2nmより右側の電子密度が低い領域は試料の外側であることを示す。z=0を境にp型では大きなピークが低くなっているのに対し、n型ではz=0の左側(基板側)にまで高いピークが侵入している。図1はこのような解析結果からまとめた模式図である。